• 状态 Resolved
  • 已锁定 已锁定
  • 回复 21 回复
  • 订户 0 订户
  • 视图 97 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21551-Q1：UCC21551双路栅极驱动器配置

admin
Guru**** 2387830 points
Other Parts Discussed in Thread: UCC21551-Q1, UCC21551
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1459650/ucc21551-q1-ucc21551-dual-gate-driver-configuration

器件型号：UCC21551-Q1
Thread 中讨论的其他器件： UCC21551、 UCC25800

工具与软件：

您好！

我计划将 ucc21551-Q1 用作基于 SiC (SCT018H65G3AG)的 PSFB 的双路隔离栅极 驱动器、建议我如何配置该驱动器、以在200kHz 的频率下实现+18和-3的低侧运行、如果还有任何其他更好的器件、我也可以了解它

谢谢。此致  

Swathin

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    该驱动器非常适合您的应用。

    栅极驱动器的 VSSA/VSSB 电源轨上的负偏置可通过以下方式实现：

    • 隔离偏置电源输出上的齐纳二极管
    • 使用2个 ISO 偏置电源
    • 单电源和栅极路径中的齐纳二极管

    这些方法各有优缺点。 更多详细信息、请参阅  8.2.2.9具有输出级负偏置的应用电路 查阅产品说明书。

    指向数据表的链接： https://www.ti.com/lit/ds/symlink/ucc21551-q1.pdf?ts = 1736436831420&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FUCC21551-Q1 

    此外、可以在产品页面的设计和开发部分下找到"UCC21551原理图和布局设计指南"。

    链接： https://www.ti.com/product/UCC21551-Q1#design-development 

    此设计指南将包含一个检查清单、供原理图用作参考。

    希望这对您有所帮助。

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我正在尝试使用单电源双偏置配置在 PSpice 中模拟 UCC21551-Q1、但未获得满意的结果。 该开关的栅极电荷()为79nC、自举二极管 vf 0.65Vdd 21V、但特定开关在 PSpice for TI 库中不可用。 我怀疑我在配置电路或选择等效的 MOSFET 模型时可能出现了错误。

     

    以下是仿真的详细信息

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    可能是自举电容值不足(原理图中为 C3)。

    看起来没有足够的瞬时电荷来将高侧通道完全偏置。

    您是否能够尝试根据 MOSFET 总电荷增加此值？

    • Cboot = Qtot/Vvdda

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好  

    SiC FET 的 Qg (总计)为79nC VDDA 为21V 自举二极管的 Vf 为0.65、因此有效电容为3.88nF。 3.88的10倍是38nF、我甚至尝试了高达10uf、但结果是相同的。 这是在模拟中添加到理想 MOSFET  的参数。 当我将顶部 MOSFET 替换为电容器(栅极至源极使用相同的 Ciss 2124p)时、这正常工作。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    感谢您关注这些详细信息。

    有趣的是、它可以与用电容器代替的 MOSFET 一起工作。

    您能否分享一下这个原理图和波形？

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    最后、我也能够使用 MOSFET 进行仿真、使用+ve 和-ve 偏置、但当我没有在 MOSFET 上施加任何电压时、它可以正常工作。 这些是 MOSFET 之间电压为250V (红色- Vout1、绿色- Vout2、蓝色- VDDA)时和电压为250V 时的输出波形。   是什么导致 VDDA 在开关时降至零伏。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    我明白了、感谢您分享这些图像。

    我在您的原理图中注意到、VDDA 和 VDDB 引脚短接在一起、可能会中断自举电路。

    尝试将连接更改为如下所示：

    请告诉我这是否有帮助！

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hiroki：

    感谢该解决了我的问题、我将在输出端获得脉冲、但与下降沿相比、脉冲上升沿略有弯曲。  小尖峰以及   如何解决这个问题。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    很高兴通道 A 输出问题得到了解决。

    第一种方法是增大自举电容值。 在导通期间的米勒平坦区域可能无法提供足够的功率、这可能会导致轻微的骤降。

    对于关断、请尝试使用关断栅极电阻器值来查看这是否对关断后的小电压尖峰产生影响。

    希望这对您有所帮助。

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hiroki：  

    我们选择了" ISO 偏置电源输出上具有齐纳二极管的负偏置"配置、因为自举方法需要来自源的更高峰值输入电流。 对于此配置的元件选择、我有一些疑问。

    如何为 CA1和 CA2选择电容器值？ 一个1

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    我建议 CA1和 CA2去耦电容器的值介于220nF 和10uF 之间。 并联一个额外的100nF 电容器也有助于实现高频滤波。

    在该负偏置配置中、Rz 用于设置齐纳电流、可以使用齐纳二极管的 IV 特性来配置该齐纳电流。

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hiroki、感谢您的答复。

    这是我为该应用制作的原理图、但是

    1.如果检查输出波形的上侧栅极输出不会到负侧。 如果从 MOSFET 桥上移除接地连接、下部不会变为负极。  

    2.如果查看数据表中的原理图、会发现还有一个并联到 电源的电容、如何计算该电容值。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Swathin、

    这时,我才明白妈妈是什么意思。 他应该在下一个工作日内回复您的问题。

    此致、

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    Unknown 说：
    1. 如果您检查输出波形的上侧 GATE OUT 不会到负侧。 如果从 MOSFET 桥上移除接地连接、下部不会变为负极。  [报价]

    从原理图中可以看出、低侧输出的探测点似乎以0接地为基准、这会将信号拉至0V。

    Unknown 说：
    2. 如果您查看数据表中的原理图、会发现还有一个与 电源并联的电容器如何计算该电容器的值。

    这个电容器是大容量去耦电容器、为栅极驱动器提供瞬时功率。 50V 10uF MLCC 足以满足此电容器的要求。

    此致、

    Hiroki

    [/quote]
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Hiroki、

    这样就解决了问题  

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hiroki：

    我还有一个疑问。 根据数据表中提供的公式、一侧所需的总功率为 0.4472W 、但在仿真中、我可以达到的最小值为 1W . 您能检查一下这个问题并告诉我哪里出了问题吗？ 齐纳二极管及其限流电阻器(2.4k)的损耗在我的公式中未考虑。

    1. 栅极驱动器静态功率损耗(PGDQ)
    VVCCI 5. V.
    IVCCI 0.0027. a.
    驱动器上的静态功率损耗 0.0135. W
    VVDDA 21. V.
    IDDA 0.0025 a.
    VVDDB 21. V.
    IDDB 0.0025 a.
    驱动器自功耗 0.105 W
    栅极驱动器静态功率损耗(PGDQ) 0.1185. W
    2. 栅极驱动器开关电源要求(PGSW)
    VDD 21. V.
    问题 G 7.94E-08. C.
    Fsw 200000 Hz
    PGSW 0.66696 W
    3.1. 输出级上的栅极驱动器损耗(PGDO)线性上拉/下拉电阻器：
    卢总统 5. Ω μ A
    RNMOS 1.47. Ω μ A
    Ron 5. Ω μ A
    R_GFET_Int 1.14. Ω μ A
    ROL 0.55. Ω μ A
    罗夫 1.42. Ω μ A
    线性上拉电阻器 0.143146 Ω μ A
    线性下拉电阻器 0.176849 Ω μ A
    PGDO_HS 0.047736 W
    PGDO_LS+HS 0.106712 W
    单个驱动器驱动单个 MOS 栅极驱动器电源的总功率要求= PGDQ+PGSW+PGDO_HS 0.447216 W  
    采取50%容差- 侧栅极驱动器所需的栅极驱动器功率    0.670825 W
    高侧通道() W (每个)   0.670825 W 每个
    低侧通道- W   2.012474 W
    初级侧的总功率要求 4.024948 W
      1个驱动器的总功率要求 0.670825 W        
    单个驱动器驱动双 MOS 栅极驱动器电源的总功率要求= PGDQ+PGSW+PGDO_LS+HS 0.892172 W 定制的电源轨
    取50%容差-栅极驱动器 A/B 侧所需的栅极驱动器功率    1.338258. W
    高侧通道() W (每个)   0.669129 W 每个      
    低侧通道- W   2.007387 W
    初级侧的总功率要求 4.014774. W
      1个驱动器的总功率要求 1.338258. W        
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    根据您提供的值、计算结果看起来是正确的。

    您是否愿意分享有关仿真原理图的更多详细信息？ 只是想查看可以包含在仿真中而不会包含在数据表公式中的所有可能因素。

    期待听到您的反馈。

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    根据基于 ucc25800的电源提供的实际开关偏置电压、对功率放大器参数进行了编辑

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    感谢您发送编修。

    数据表中的功率损耗计算将包括栅极驱动器内部的总功率损耗以及开关损耗。

    自举和负偏置电路将不包含在数据表计算中。

    您能否在原理图中测量负偏置网络的损耗、看看是否有额外的功率损耗？

    此致、

    Hiroki

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    齐纳二极管具有33mW 的功耗、齐纳串联电阻器测得的损耗为164mW。

    来运行    
    输入电流 0.041 a.
    驱动器输入电压 24.040. V.
    驱动器输入电源 0.986 W
    RZ 功耗 0.164. W
    齐纳耗散 A 0.033 W
    Ron 耗散 B 0.144 W
    栅极损耗 C 0.065 W
    二极管耗散 D 0.013. W
    MOSFET 耗散(源极、漏极断开连接) F 0.094 W
    周围元件总耗散(A+B+C+D+F) 0.513 W
    IC 耗散(总 SURR) 0.473. W
    开关功耗(总 IC) 0.513 W
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Swathin、

    感谢您的跟进！

    将负偏置齐纳电路以及电容器模型中的任何 ESR 的驱动器电源所需的总栅极驱动器功率相加、总功率损耗应更接近仿真值。

    希望这对这个问题有所帮助。

    此致、

    Hiroki