This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28600:跟进:TINA-TI 中反激转换器仿真的问题

Guru**** 2496645 points
Other Parts Discussed in Thread: LM5023

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1472609/ucc28600-follow-up-issue-with-flyback-converter-simulation-in-tina-ti

器件型号:UCC28600
主题中讨论的其他器件:LM5023

工具与软件:

感谢您分享上一个主题 SLUAAC5中的有用文章! 其中深入介绍了故障检测机制、我尝试根据建议探测 CS 和 OVP 引脚。 在根据检查数据表对原理图进行一些更新后、我发现 OVP 引脚不再存在问题。

但是、在 RC 和 RPL 值方面仍面临一些挑战。 数据表中似乎有多个计算公式、设计计算器使用不同的方法。 您能否指导我哪种方法更准确或如何更有效地进行这些计算?

我还为不同的输入电压连接了波形。 现在、转换器在120VDC 和180VDC 输入上的运行符合预期、但是初级电流形状仍然不显示为平滑斜坡。 当输入为250VDC 时、即使初级电流在下降时继续增加、输出也不会高于5V。 如随附的波形所示、在325VDC 时、OVP 似乎未触发、这可能与问题相关。

您能否提供有关解决此问题的进一步建议? 此外、如果可能、您是否推荐包含输出 OVP 功能且可在200kHz 以上运行的反激式控制器?

另外、我需要指出的是、LM5023是在之前的文章中提到的、因为我使用的 SPICE 模型经验证是可靠的、因此我认为问题与模型无关。

更新了原理图:https://workdrive.zohopublic.in/file/m492ucd8cc3e83a364cc6b0a90e9bdbc400df

120VDC 输入时的波形:https://workdrive.zohopublic.in/file/m492u5ff8c6947f4b4f50a412d70b7a5273d0

180VDC 输入时的波形:https://workdrive.zohopublic.in/file/m492uaa947a8f9e7844bfb0349eaa147a3f61

250V 直流输入时的波形:https://workdrive.zohopublic.in/file/m492u9774f21ad54041df8cc8c9ecc745ec0a

325VDC 输入端的波形:https://workdrive.zohopublic.in/file/m492uf86440051c0840ed9f9f13935836fcb3

期待您的建议!

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此外、AM3 (在波形中)是来自 OVP 引脚的电流、在所有情况下都低于450uA、可触发任何 OVP。此外、我还包含了软启动电压作为 VSS、无法解决软启动问题、您可以为软启动提供一些东西  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

     

    我们已收到您的请求、并且正在审核中。

     

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我看到了一些波形和初级电流、看起来是三角形。  这就是 QR 反激式中零电流开关的情况。  该参数应由 V = LPm*di/dt、di = VCS/RCS 控制。

    我确实注意到、FET 关断后电流上有一些振铃。  或许能够使用 RC 缓冲器解决这些问题。

     

    RPL 电阻用于尝试消除由控制器和系统延迟引起的电流过冲。  这 对于您的设计中的高压线路电压/最大恒压电压而言更成问题。

     

    当 FET 开启时、ILINE = Vin*Na/Np*Rovp1。 ILINE/2将在 FET 导通时经过 RPL、并将随线路电压的变化而变化。

    您需要做的是将此电阻设置为最大输入电压、以便尽早关闭 FET、以消除由于 IC 延迟而导致的电流过冲。  这将有助于在线路上进行功率限制。

     

    我实际上会以100欧姆的 RPL 开始。  将设计以10%的负载启动至高压线路、并缓慢地将设计启动至最大负载。  然后监测 VCS 引脚并查看其被控制到的位置。  由于 IC 中的延迟、这种情况可能会超过(max) V3091。

    然后、我将按如下方式设置 RPL:

    RPL =(测得的 VCS–(max))/(ILINE/2)。  我相信对于该设计、您的(max)应该在1V 左右。 这样、在达到120%的输出功率之前、该设计不会进入功率限制。

    高压线会导致这种情况、即提前关闭 FET、从而在整个设计中更好地控制峰值电流。

     

    如果仍然存在输入电流问题并需要深入探究该问题、请在 e2e 中重新发布。

     

    此致、