主题中讨论的其他器件:J784S4XEVM
工具与软件:
《TDAxx 处理器规范》(SPRSP79B)的相关说明
在第6.10.2.2章 MCU 和主域组合上电时序中、VDDAR_MCU 电压在 T3处斜升、并注释(i)指出"在任一种情况下、VDDAR 电源都必须在 T3斜升。"
但在第6.10.2.4章隔离式 MCU 和主域中、对 VDDAR_MCU 斜坡进行上电排序、使其在 t2处斜升。
组合域和隔离域的上电顺序之间是否存在这种差异?
如果 MCU 和主域相结合、VDDAR_MCU 应与 PMIC buck3供电的 VDDAR_CORE 和 VDDAR_CPU 连接在一起、
如果具有隔离 MCU 和主域、VDDAR_MCU 是否应与 PMIC Buck5供电的 VDD_MCU 连接在一起(评估板设计 J784S4XEVM 中也已执行此操作)?