请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM62A7 主题中讨论的其他器件： SysConfig
工具与软件：
大家好、团队
SDK：ti-processor-sdk-linux-edgeai-am62axx-evm-09_02_00_05和 mcu_plus_sdk_am62ax_09_02_00_38
芯片模型： 
由于项目的性能要求、我们需要增加 DDR 频率、我们当前正在尝试使用 AM62A7 (速度 U)超频至速度 V。 SPL 启动程序可正常启动、启动后的 DDR 速率为3733MT/s、如下图所示：
但是、当我们使用 SBL stage1启动程序并将速率设置为3733MT/s 时、TISCI 将返回错误。 下图是 SBL stage1的源代码。 在"设置 DDR 速率"一节中、我添加了一些调试信息、包括频率和返回状态值：
将速率设置为3733MT/s 时、返回错误值-1并且启动失败：
我们尝试了其他速率、例如将其更改为3730MT/s 或3734MT/s、两个速率都成功启动、启动后出现了相应的速率、
我们可以直接将时钟频率更改为9329999999或933000001、但仅933000000是不起作用的。
我想问一下、TISCI 是否对3733MT/s 施加限制？
此致、
薛法东
