• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 93 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6442：DDR 设计和布局问题

admin
Guru**** 2393325 points
Other Parts Discussed in Thread: AM6442, TMDS64EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1494780/am6442-ddr-design-and-layout-questions

器件型号：AM6442
主题中讨论的其他器件： TMDS64EVM

工具与软件：

大家好、团队成员：

我的客户正在设计 DDR4模式、并且对 本文档有几个问题。

  1. 在第19页的表2-6中、可知1ps = 5mil。 表2-6和2-7中的要求是否考虑了 DDR4内部迹线长度？
    例如、在表2-7上、 DRS31 (BYTE0长度)是 MAX500ps (≒2500mil=63.5mm)、可以将这视为从 AM6442 BGA 引脚到 DDR4 BGA 引脚可能的最长长度吗？
  2. 您能否提供 TMDS64EVM (包括 DDR 以外的信号)的布线长度列表

此致、

Mari Tsunoda.

  • 0
    TI__Guru**** 2393325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mari：

    1.要求是引脚对引脚的。  您无需考虑封装引脚延迟、因为训练算法将补偿由封装引起的任何进一步不匹配  

    2. EVM 设计文件位于 TI.com：  https://www.ti.com/tool/TMDS64EVM 上、 其中包含布局电路板文件。  您可以在那里获取布线长度信息。

    此致、

    James

  • 0
    TI__Guru**** 2393325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 James：

    感谢您的快速回复。

    客户提出了有关 DDR4 MAX 迹线长度的跟进问题。

    从表2-6、2-7中、DRS31 (BYTE0长度)=500ps (≒2500mil=63.5mm)。

    DDR4 = 100mm 时的最大布线长度似乎更常见。 DDR4迹线长度要求相当严格(63.5mm)有什么原因吗？

    此致、

    Mari Tsunoda.

  • 0
    TI__Guru**** 2393325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我认为63毫米并不严格。  尺寸为2.5英寸！  由于存在与 DDR4相关的高速总线、因此有必要限制两个器件之间的距离。  要求处理器提供的 DDR4大于2.5英寸的电路板有哪些限制？

    此致、

    James

  • 0
    TI__Guru**** 2393325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 James：

    感谢您的响应。

    liang han 说：
    2. EVM 设计文件位于 TI.com：  https://www.ti.com/tool/TMDS64EVM 上、 其中包含布局电路板文件。  您可以在此处获得布线长度信息。

    是否可以在表格或 Excel 表格中提供迹线长度？

    我的客户无法打开在 Allegro 或类似工具中制作的 CAD 文件。  

    此致、

    Mari

  • 0
    TI__Guru**** 2393325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mari：

    抱歉、我们通常不会提供此信息。  网络上提供了免费的 Allegro 查看器、用于查看板级配置文件： https://www.cadence.com/en_US/home/tools/pcb-design-and-analysis/allegro-downloads-start.html

    此致、

    James

  • 0
    TI__Guru**** 2393325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢。 让我将此问题标记为已解决、如果他们有更多问题、请打开新话题。