请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：PROCESSOR-SDK-J784S4 主题中讨论的其他器件：TDA4VL
工具/软件：
尊敬的专家：
我正在使用 J784S4 SDK10。
我尝试 按照 TRM 12.2.3.3.4.3.1中的说明设置 PCIe 内核下游中断
我做了什么:
- 将 CLEC 事件345 (=CSLR_COMPUTE_CLUSTER0_CLEC_SOC_EVENTS_IN_PCIE0_PCIE0_PCIE_EXLINGER_PULSE_0)设置为 C7x_0中断40
- 设置 C7x 中断
- 启用 PCIe 内核 Downstream _0 (=pcie_core_pcie_INTD_CFG_INTD_CFG_ENABLE_reg_sys_0)
为什么我需要你的帮助:
我无法 在"J784S4_REGISTER_Public_20250116"中找到 pcie_core_PFN_I_VENDOR_SPECIFIC_CONTROL_REG addr 来触发下游中断。
我找到了几篇文章,解释如何在 J721e 上做到这一点。
因此、我查看了 该处理器的 J721e 寄存器和 pcie_core_PFN_I_vendor_specific control_REG。
能否提供 J784S4的地址或寄存器名称。
如果我回答正确、我不必设置中断路由器(就 GPIO 而言)、因为 PCIE0实例连接到 CLEC。
感谢你的帮助
Charles
