[参考译文] TDA4AP-Q1：McASP RX 时钟生成

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TDA4AP-Q1

工具/软件：

您好、

我正在开发基于 TDA4芯片的定制电路板、旨在在 I2S 模式下启用 McASP 接口。 TDA4应在 McASP0_ACLKR 和 McASP0_AFSR 引脚上生成这两个时钟。 TDA4仅接收音频数据、因此只有 RX 侧处于活动状态并进行连接。

在 I2S 模式下运行时、Linux DaVinci -McASP 驱动程序默认为同步模式(SYNC)。

当 CFG_ACLKXCTL[ASYNC]位设置为0 (同步模式)时、FS 时钟不通过 RX 引脚路由。但是、如果将该位设置为1 (异步模式)、但不进行任何其他更改、时钟输出将按预期工作。

您能否确认这是否为预期行为？具体来说：

在同步模式下、TX 和 RX 时钟(MCASP0_ACLKX 和 MCASP0_AFSX)是否仅生成、且 MCASP0_ACLKR 和 MCASP0_AFSR 引脚未使用？
除了驱动器实现之外、是否有任何其他限制会阻止 McASP 接口在只有接收器侧处于运行状态时以异步模式运行？

此致、
Bogdan

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、Bogdan、

[引述 userid="623903" url="~/support/processors-group/processors/f/processors-forum/1515116/tda4ap-q1-mcasp-rx-clock-generation

您能否确认这是否为预期行为？具体来说：

在同步模式下、TX 和 RX 时钟(MCASP0_ACLKX 和 MCASP0_AFSX)是否仅生成、且 MCASP0_ACLKR 和 MCASP0_AFSR 引脚未使用？

[/报价]

TRM 指出："当 MCASP 的发送器和接收器(不来自同一串行器)配置为同步运行时、接收器可以选择使用 ACLKX 作为串行时钟。"

寄存器说明指出："0同步。发送时钟和帧同步为发送和接收部分提供源。"

因此、如果 McASP 设置为同步、则会出现、接收时钟和帧同步不激活。因此、该行为是预期行为。但是、时钟确实来自同一个源、因此如果 McASP 设置为异步并且发送和接收分频器相等、则具有相同的意义。

Unknown 说：
除了驱动程序实现之外、是否还有任何其他限制会阻止 McASP 接口在只有接收器侧处于活动状态时在异步模式下运行？

不、不应该有。

您能否通读本文档并查看它是否回答了您的任何其他问题： https://www.ti.com/lit/an/sprack0/sprack0.pdf

此致、
Jared

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Jared、

感谢您的及时和准确的答复,这是真的很有帮助。

此致、
Bogdan

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、Bogdan、

我假设该线程已解决、并将关闭它。

此致、
Jared

处理器（参考译文帖）(Read Only)