[参考译文] TDA4AL-Q1：MT53E256M32D1 LPDDR4的 DDR 配置检查

admin

Other Parts Discussed in Thread: SYSCONFIG

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1519254/tda4al-q1-ddr-configuration-checking-for-mt53e256m32d1-lpddr4

器件型号：TDA4AL-Q1
Thread 中讨论的其他器件：TDA4VL、 SysConfig

工具/软件：

尊敬的专家

这是这个主题的延伸讨论、

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1498739/tda4al-q1-failed-to-start-ccs-after-loadjsfile-launch-js-stop-at-j721s2-running-the-ddr-configuration-wait-till-it-completes/5805207#5805207

因为客户尝试使用1GB LPDDR4的定制板启动 CCS 调试、我看到了此错误消息

因此、我认为应该是 DDR 初始化问题、请发布该线程以进行 DDR 设置双重检查。

721S2 Running the DDR configuration... Wait till it completes!
Error evaluating "J7_LPDDR4_Config_Late()": Target failed to read 0x80114080
at (*((unsigned int*) (0x80000000U+fsp_clkchng_req_addr))&0x80) [J7_DDR_Config.gel:3337]
at DDRSS_LPDDR4_Ack_Freq_Upd_Req(ddrss_num) [J7_DDR_Config.gel:3413]
at J7_LPDDR4_Config_Single(0) [J7_DDR_Config.gel:3699]
at J7_LPDDR4_Config() [J7_DDR_Config.gel:3734]
at J7_LPDDR4_Config_Late() (C:\src\0506\launch.js#130)

(1) Pls 检查基本设置、正确吗？

(2) plc check Config A、System Configuration、是否正确？

(3)配置 B、存储器突发配置、正确吗？

(4) DRAM 时序 a)工作频率下的延迟参数、正确吗？

DDR SYS 配置为连接

e2e.ti.com/.../tda4al_5F00_1g_5F00_ddr.syscfg

谢谢你。

Gibbs

3 个月前

0 admin 3 个月前

TI__Guru**** 2328790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

1.我已经改变了
C：\ti\ccs1281\ccs\ccs_base\emulation\gel\J721S2_TDA4VL\J7AEP_DDR_SI\j7_DDR_Config.gel

、J721S2-DDR-EVM-LP4.gel 基于 sysconfig

2.根据 SysConfig j721s2_board_ddrRegInit.h 、我重新符合生成的 sciclient_ccs_init_mcu1_0_release.xer5f 标准

cd ~/project/EGE/EGE-0512/rtos-build/pdk_j721s2_10_01_00_25/packages/ti/drv/sciclient
导出路径=$PATH：/opt/ti/gcc-arm-9.2-2019.12-x86_64-aarch64-none-elf/bin
Ln -s /opt/ti/ti-cgt-armllvm_3.2.2.LTS ~/project/EGE/EGE-0512/rtos-build/ti-cgt-armllvm_3.2.2.LTS
/tools/boardcfg_update.sh j721s2_EVM --boardcfg=./board/V4/sciclient_defaultBoardcfg_rm.c soc

0 admin 3 个月前

TI__Guru**** 2328790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Gibbs

尽管错误消息发生在 DDR GEL 函数内部、但该错误消息与寄存器设置无关。

具体来说、错误消息是指出它无法读取地址0x80114080。更仔细地看下一行、增加了偏移量0x80000000 (以补偿 GEL M4 RAT 配置)、因此它实际尝试读取的地址是0x00114080、或 CTRL_MMR_DDR4_FSP_CLKCHNG_REQ0寄存器(它是控制 MMR0寄存器空间的一部分)。

我不熟悉正在使用的启动 javascript 过程、但可能它并未以与 GEL 相同的方式设置 M4 RAT、因此您无法读取正确的地址来访问 CTRL_MMR_DDR4_FSP_CLKCHNG_REQ0寄存器。

我将重新分配 TT、以查看软件团队是否有人可以发表评论。

评估"j7_lpddr4_usb Config_Late ()"时出错： 目标无法读取0x80114080
AT (*(unsigned int*)(0x800000U+FSP_clkchng_req_addr )&0x80)[J7_DDR_Config.gel：3337]
位于 DDRSS_LPDDR4_Config.gel Ack_Freq_Upd_Req (ddrss_num)[J7_DDR_Config.gel：3413]
位于 J7_LPDDR4_Config.GEL Config_Single (0)[J7_DDR_Config.gel：3699]
位于 J7_LPDDR4_Config ()[J7_DDR_Config.gel：3734]
在 J7_LPDDR4_PDN.js Config_Late ()处(C：\PDN\0506\launch.js#130 src)

此致、
Kevin

0 admin 3 个月前

TI__Guru**** 2328790 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、 Gibbs、

[报价 userid="533255" url="~/support/processors-group/processors/f/processors-forum/1519254/tda4al-q1-ddr-configuration-checking-for-mt53e256m32d1-lpddr4

因此、我认为应该是 DDR 初始化问题、请发布该线程以进行 DDR 设置双重检查。

[/报价]

请尝试从 M4F_0内核加载 j7_lpddr4_Config ()文件,而不是 launch.js 文件,并从 Memory Browser 直接访问 DDR 存储器。这将有助于确定您的配置是否正确。请告诉我们您是否能够访问 DDR 存储器。

请参阅下面提供的屏幕截图和流程图、以从 M4F_0内核配置 GEL。

启动目标配置(J721s2.ccxml)-> 连接 Cortex_M4_0内核->打开脚本-> J7 DDR 存储器配置->加载 J7_LPDDR4_Config ->连接 MCU_Cortex_R5_0内核->打开存储器浏览器->将值写入 DDR

e2e.ti.com/.../DDR_5F00_Config_5F00_Issue.zip

此致、

Karthik

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] TDA4AL-Q1：MT53E256M32D1 LPDDR4的 DDR 配置检查