This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6548:有关 DDR 的一般问题

Guru**** 2326920 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1522907/am6548-general-question-about-ddr

器件型号:AM6548

工具/软件:

您好、  

对于 DDR、但具有 x8器件 ECC 的 DDR、是否可以使用 x16宽度器件?

或者、它们是否都需要是相同的设备/相同的宽度?

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    请参阅 DDR 布局和设计指南。 它们必须是同一个器件、指南中说明了应如何进行连接。

    https://www.ti.com/lit/pdf/spraci2 

    此致、

    Lucas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lucas:  

    我正在查看指南、并有一个后续问题。

    对于 ECC 中未使用的位(DQ7)、 最好将其上拉还是下拉?  

    在图1中、该设计指南显示在 x16器件上拉低 DQ7:

    但是、对于 x8器件、图2中根本未显示该情况:

    (我认为这是一个拼写错误、因为它将 DDR_ECC_D[6:0]映射到 ECC 的 DQ[7:0])

    此外、AM65 EVM (使用 x8)的原理图显示 DQ7被拉至高电平

    ECC 的 DQ7在 x16中被拉低、而在 x8中被拉高、是否有原因? 请提供建议。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    DRAM 本身上未使用的引脚对于如何处理未使用的引脚可能有存储器供应商的要求/建议、但我认为它们不应该对 ECC 功能产生影响。 如果没有、也可能是为了简化电路板布局布线、我将询问团队这一点。 请注意、我们的常用专家会在时间库中工作一段较长的时间、对此具体问题的答复将会延迟。

    本文档中给出了 SoC 上未使用的引脚的指南、说明了如何根据 DDR4/DDR3/LPDDR4对引脚进行处理。

    此致、

    Lucas