• 状态
  • 已锁定 已锁定
  • 回复 14 回复
  • 订户 0 订户
  • 视图 23 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4AL-Q1：在 loadJSFile launch.js 后无法启动 CCS、在 J721S2处停止运行 DDR 配置…… 等待完成！

admin
Guru**** 2330840 points
Other Parts Discussed in Thread: SYSCONFIG
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1498739/tda4al-q1-failed-to-start-ccs-after-loadjsfile-launch-js-stop-at-j721s2-running-the-ddr-configuration-wait-till-it-completes

器件型号：TDA4AL-Q1
主题中讨论的其他器件：SysConfig、 TDA4VL

工具/软件：

尊敬的 TI

我们想使用 CCS 运行.out 文件进行检查  

但是、我们停止在"运行 DDR 配置的 J721S2。 等它完成!"

并具有以下错误日志

你有什么评论吗？

我们使用 pdk_j721s2_10_01_00_25和8GB DDR 存储器(mt53e2g32d4de-046)

HTTPS：//HTTPS tw.micron.com/products/memory/dram-components/lpddr4/part-catalog/part-detail/mt53e2g32d4de-046-aut-c

TI 的默认设计看起来像16GB、  

我是否需要对 sciclient_ccs_init_mcu1_0_release.xer5f 和 sciserver_testapp_freertos_mcu1_0_release.xer5f 进行一些修改和重新编译 ？

非常感谢

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    [报价 userid="603914" url="~/support/processors-group/processors/f/processors-forum/1498739/tda4al-q1-failed-to-start-ccs-after-loadjsfile-launch-js-stop-at-j721s2-running-the-ddr-configuration-wait-till-it-completes

    并具有以下错误日志

    [/报价]

    您的 DDR 器件似乎与 TI EVM 不同？  对于定制电路板、您是否使用了 DDR 工具重新生成 DDR 配置？ 如果否、  请使用 SYSCONFIG 工具、适用于 TDA4AL 的 DDR 配置、另请注意、 在无引导模式下应使用 launch.js 脚本。  

    SysConfig IDE、配置、编译器或调试器|德州仪器 TI.com

    https://www.ti.com/tool/SYSCONFIG 

    此致、

    Karthik

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Karthik

    Unknown 说：
    DDR 器件可能与 TI EVM 不同？

    是的、EVM 看起来像16GB、我们使用8GB 和1GB DDR

    Unknown 说：
    使用 SysConfig 工具、TDA4AL
    的 DDR 配置

    需要修改哪个项目以及需要使用哪个文件

    非常感谢

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Daniel：

    [引述 userid="603914" url="~/support/processors-group/processors/f/processors-forum/1498739/tda4al-q1-failed-to-start-ccs-after-loadjsfile-launch-js-stop-at-j721s2-running-the-ddr-configuration-wait-till-it-completes/5759839 #5759839"]

    需要修改哪个项目以及需要使用哪个文件

    [/报价]

    您在映像中看到的所有详细信息都是默认的 j721s2 EVM DDR 配置；请根据您的 DDR 进行更改。 更新后、board_ddrRegInit.h 文件也将更新、因此请使用 SDK 中的更新文件。

    此致、

    Karthik

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的  Karthik

    非常感谢

    在  board_ddrRegInit.h 文件之后。 我只需要重新构建以下文件、对吧？

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     尊敬的 Karthik

    我们停止这一进程

    我已 将 J721S2-DDR-EVM-LP4.gel 的 MULTI_DDR_CFG_INTRLV_SIZE 更改为 J721S2-DDR-EVM-LP4-2132.gel 和 ccs1281\ccs\cs_base\emulation\gel\J721S2_TDA4VL\J7AEP_DDR_SI 的 J721S2-DDR4-4266.gel  

    不管用

    在"Cortex_M4F_0：GEL 输出：-->>>正在等待频率更改请求..."时失败

    我们使用这两个 DDR

    8G： MT53E2G32D4DE-046 Aita.

    e2e.ti.com/.../MT53E2G32D4DE_2D00_046-AITA.pdf

    1G：MT53E256M32D1KS-046 AUTL

    e2e.ti.com/.../1768.z41m_5F00_automotive_5F00_lpddr4x_5F00_lpddr4_5F00_MT53E256M32D1KS_2D00_046-AUTL.pdf

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Daniel：

    您能和我分享下面列出的文件吗？

    J7_DDR_Config.gel
    Launch.js
    board_ddrRegInit.h


    此致、

    Karthik

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Karthik

    请检查以下文件

    e2e.ti.com/.../6177.board_5F00_ddrRegInit.h

    e2e.ti.com/.../5140.J7_5F00_DDR_5F00_Config.gel

    drive.google.com/.../view

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的  Karthik

    您有任何更新吗？

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的  Karthik

    您有任何更新吗？
    请帮助检查附加的文件

    感谢你的评分

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Daniel：

    Unknown 说：

    8G： MT53E2G32D4DE-046 Aita.

    MT53E2G32D4DE-046 AITA.pdf

    1G：MT53E256M32D1KS-046 AUTL

    [/报价]

    由于您使用的是两个 DDR、因此我们需要检查 DDR 设计。 请您将您的原理图分享给我们吗？

    此致、

    Karthik

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Karthik

    我们计划使用两种 DDR、  

    Sofsar、8GB 器件可在参考以下 URL 后使用 MCU SPL 正常启动

    但是、CCS 通常不会使用它

    我认为它应该不存在硬件/原理图 问题

    我的 j7_DDR_Config.gel/launch.js/board_ddrRegInit.h 是否有任何问题？

    随附的文件是  有关 DDR 的原理图。

    请帮助检查它

    e2e.ti.com/.../EAGLEYE_5F00_S01_5F00_20241129_5F00_0900_5F00_DDR4.pdf

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Daniel：

    您仅使用单个 DDRSS、对吗？ (这就是它在您的原理图中显示的内容)。

    从4月10日的更新开始、看来 GEL 正在尝试初始化 DDRSS1 (设置与 DDRSS1相对应的 PLL26)；但是、如果没有附加内存、它不应该初始化 DDRSS1。

    J721S2疑难解答有一个错误、需要更新(在下面的右侧)以支持单个 DDRSS：

    您是否可以尝试进行上述更改以防止 GEL 尝试初始化 DDRSS1？

    您还需要确保在 DDR 寄存器配置文件(从 SysConfig 生成)工具中、您只选择了一个 DDRSS (DDRSS0)作为工具输入参数"系统中使用的 DDR 控制器"。

    此致、
    Kevin

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     点击此链接启动.js、j7_DDR_Config_1Gb.gel
    drive.google.com/.../view

  • 0
    TI__Guru**** 2330840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    此处的其他讨论： https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1519254/tda4al-q1-ddr-configuration-checking-for-mt53e256m32d1-lpddr4