请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SK-AM69 Thread 中讨论的其他器件： TDA4VH、 AM69
工具/软件：
大家好、我们正在尝试 在 SK-AM69电路板上启用 PCIE_SOC_REFCLK0_OUT 和 PCIE_SOC_REFCLK1_OUT 引脚、以作为概念验证开发的一部分。 然而、在进行我们认为有必要的器件树修改后、我仍然无法看到在这些引脚上生成基准时钟。 这些引脚直接连接到 SK-AM69上的测试点、如下所示：
| 引脚 | SERDES# | 测试点 | 注释 |
| PCIe_REFCLK1_P_OUT (AN9) | SERDES0 | TP106 | 我们在测试点和接地端之间焊接了一个50Ω 电阻器。 |
| PCIe_REFCLK1_N_OUT (AN8) | SERDES0 | TP107. | 我们在测试点和接地端之间焊接了一个50Ω 电阻器。 |
| PCIE_REFCLK0_P_OUT (AP5) | SERDES1 | TP104. | 我们在测试点和接地端之间焊接了一个50Ω 电阻器。 |
| PCIE_REFCLK0_N_OUT (AP4) | SERDES1 | TP105 | 我们在测试点和接地端之间焊接了一个50Ω 电阻器。 |
现在、我们忽略 SERDES1、仅关注 SERDES0。 从 k3-AM69-sk.dts(间接包括 k3-j784s4-main.dtsi )来看、SERDES0似乎配置为使用内部基准时钟 MAIN_PLL2_HSDIV4_CLKOUT (100 MHz)：
serdes_wiz0: wiz@5060000 {
...
assigned-clocks = <&k3_clks 404 6>;
assigned-clock-parents = <&k3_clks 404 10>;
...
serdes0: serdes@5060000 {
...
assigned-clocks = <&serdes_wiz0 TI_WIZ_PLL0_REFCLK>,
<&serdes_wiz0 TI_WIZ_PLL1_REFCLK>,
<&serdes_wiz0 TI_WIZ_REFCLK_DIG>;
assigned-clock-parents = <&k3_clks 404 6>,
<&k3_clks 404 6>,
<&k3_clks 404 6>;
...
因此、现在我们需要 将参考时钟(MAIN_PLL2_HSDIV4_CLKOUT)从 SERDES0提供给 TP106和 TP107。 但再次查看 k3-j784s4-main.dtsi、似乎应该已经发生了这种情况：
acspcie0_proxy_ctrl: acspcie0-ctrl@1a090 {
compatible = "ti,j784s4-acspcie-proxy-ctrl", "syscon";
reg = <0x1a090 0x4>;
};
...
pcie1_rc: pcie@2910000 {
...
ti,syscon-acspcie-proxy-ctrl = <&acspcie0_proxy_ctrl 0x1>;
...
clocks = <&k3_clks 333 0>, <&serdes0 CDNS_TORRENT_REFCLK_DRIVER>;
clock-names = "fck", "pcie_refclk";
...
但是、当我将示波器探头连接到 TP106或 TP107时、我只能看到~1.8V 的恒定电压。非常感谢您为帮助进行调试而提供的任何帮助！
此致、
Dave
