[参考译文] AM69：电源时序的时序要求

尊敬的 Bill-san：

感谢您的答复。

我知道只需要上电/断电序列中时间戳指定的顺序。

上电期间、每个电源轨需要在早期时间戳定义的电源轨上升并稳定后开启。
断电期间、每个电源轨需要在稍后的时间戳定义的电源轨之前关闭和斜降。

只要满足上述条件、电源轨是否允许由同一时间戳定义的不同导通/关断时间和斜升/下降时间？
那么、任何电源轨都可以由不同的电源供电吗？

我们的客户在其定制电路板上对 3.3V 电源轨 (T0) 使用两种不同的电源。
两个 3.3V 电源轨之间的延迟相对较长。

两个 3.3V 电源轨之间的这种相对较长的延迟 (282.237ms) 是否可以接受？

上电期间的电源连接和延迟如下。

3.3V 电源轨 (T0)：
VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV0、VDDSHV2 (0)
VDDSHV5、VDDA_3P3_USB (282.237ms)

模拟 1.8V 电源轨 (T1)：
VDDA_1P8_SERDES、VDDA_1P8_USB (283.931ms)
其他 (283.991ms)

数字 1.8V 电源轨 (T1)：
VDDSHV2_MCU、VDDS_MMC0 (284.21ms)

低电压内核电源 (T2)：
VDDA_0P8_PLL_DDR、VDDA_0P8_DLL_MMC0 (284.876ms)

定制板上断电期间电源轨斜降的顺序不正确。

电源轨斜降顺序不正确是否可以接受？

断电期间的电源连接和延迟如下。

MCU_PORz 和 PORz 置为低电平有效 (T0)：
MCU_PORz、PORz (0s)

低电压内核电源 (T2)：
VDDA_0P8_PLL_DDR、VDDA_0P8_DLL_MMC0 (1.611ms)

数字 1.8V 电源轨 (T3)：
VDDSHV2_MCU、VDDS_MMC0 (2.825ms)

3.3V 电源轨 (T4)：
VDDA_3P3_USB (3.287ms)
VDDSHV5 (3.601ms)

模拟 1.8V 电源轨 (T3)：
VDDA_1P8_SERDES、VDDA_1P8_USB (4.918ms)

此致、

大辅

尊敬的 Bill-san：

感谢您的支持。 我们的客户正在等待您的回复。

请尽快给我一个答案。 请及时回复。

此致、

大辅

尊敬的 Bill-san：

[报价 userid=“102452" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1520574/am69-timing-requirements-for-power-supply-sequencing/5847659 #5847659“]

定制板上断电期间电源轨斜降的顺序不正确。

电源轨斜降顺序不正确是否可以接受？

[/报价]

一些模拟 1.8V 电源轨 (T3)（例如 VDDA_1P8_SERDES 和 VDDA_1P8_USB）在 3.3V 电源轨 (T4) 之前开始斜降、但由于斜降时间较慢、它们会晚于 3.3V 电源 (T4) 关闭。

这是否可以接受？

此致、

大辅

尊敬的 Bill-san：

感谢您的支持。 我很抱歉重复发帖。 我们的客户正在等待您的回复。

请尽快给我一个答案。 请及时回复。

此致、

大辅

尊敬的 Bill-san：

感谢您的支持。 我很抱歉重复发帖。 我们的客户正在等待您的回复。

请尽快给我一个答案。 请及时回复。

此致、

大辅