[参考译文] TDA2P-ACD：DDR3 时钟/时钟和 TDA2PHVx 的带宽

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1528051/tda2p-acd-ddr3-clock-clk-and-bandwidth-of-tda2phvx

器件型号：TDA2P-ACD

工具/软件：

TDA2PHVx 支持的 DDR3 时钟是什么？我看到在不同的 TI 规格中有不同的值

在下图中、TDA2Ex 仅支持 666MHz、而在第二个图中、TDA2Px 支持 666MHz

TDA2PHVx 支持 DDR3 的理论带宽是多少？实际带宽是多少？我知道它取决于 clk、因此这需要与第一个问题相关

下面的两张图片显示了这一点

- EMIF BW @532MHz = 2045.97 +2046.54 （假设连接了两个 EMIF）=~4091

- EMIF BW @666MHz = 2799.14 + 2790.17 （假设连接了两个 EMIF）=~5589 ->这是正确的吗？即使是第二个规范状态最大值 2 GB？

-在第三张图片中,交错式 DDR 的最大 BW 为 7293.76MByte/s 适用于哪种 SoC？这是否适用于 TDA2PHVx

3 个月前

0 admin 3 个月前

TI__Guru**** 2337870 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

TDA2PHVx 支持的 DDR3 是什么？ [/报价]
请参阅数据表的第 5.5 节。 DDR3 支持的 TDA2Pxxx 的最大 DDR 时钟频率为 667MHz 时钟（或 1333 MT/s 数据速率）。

- EMIF BW @666MHz = 2799.14 + 2790.17 （假设连接了两个 EMIF）=~5589 -->这是正确的吗？即使是第二个规范状态最大值 2 GB？

我认为数据表“器件比较“表中所述的“高达 2GB “是指 DDR 控制器的物理存储器空间功能、而不是带宽。请参阅数据表中引用的以下注释、该注释从表中的此行引用。

(2) 在统一 L3 存储器映射中、最多有 2GB 的 SDRAM 空间、可用于所有 L3 启动器、包括 MPU (MPU、GPU、DSP、IVA、DMA、等）。通常、该空间在两个 EMIF 之间交错以优化存储器性能。如果系统填充大于 2GB 的物理存储器、则仅 MPU 可通过 Arm V7 大型物理地址扩展 (LPAE) 访问额外的可寻址空间。

此致、
Kevin
[/quote]

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] TDA2P-ACD：DDR3 时钟/时钟和 TDA2PHVx 的带宽