This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6442:AM6442:引导模式引脚拉电阻器对引导后 UART 和 GPIO 运行的影响

Guru**** 2347060 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1523255/am6442-am6442-impact-of-boot-mode-pin-pull-resistors-on-uart-and-gpio-operation-post-boot

器件型号:AM6442

工具/软件:

尊敬的团队:

我正在使用 AM6442BSFFHAALV 处理器。 我已经全部配置了 16 个 引导模式引脚 利用外部上拉或下拉电阻器、我将这些引脚重复用作 UART 或 GPIO 引导后。

以下是实现的详细信息和查询

引导引脚配置:

  • 一些引导引脚具有 固定 10kΩ 上拉或下拉电阻

  • 一些引脚具有 DIP 开关控制型 499Ω 上拉+ 49.9kΩ 下拉电阻 组合。

  • 引导后、使用与相同的引脚 UART (TX/RX) GPIO(输入/输出)

启动后使用摘要:

引导模式引脚 拉电阻器 启动后功能 缩写
BOOTMODE0 10kΩ PU(固定) UART2 RX UART
BOOTMODE1 10kΩ PU(固定) UART2 TX UART
BOOTMODE2 10kΩ PD(固定) GPIO 输出 GPIO
BOOTMODE3 499Ω PU + 49.9kΩ PD(通过 DIP 开关) UART3 RX UART
BOOTMODE4 499Ω PU + 49.9kΩ PD(通过 DIP 开关) UART3 TX UART
BOOTMODE5 499Ω PU + 49.9kΩ PD(通过 DIP 开关) GPIO 输出 GPIO
BOOTMODE6 10kΩ PU(固定) UART4 RX UART
BOOTMODE7 10kΩ PD(固定) UART4 TX UART
BOOTMODE8 10kΩ PD(固定) GPIO 输出 GPIO
BOOTMODE9 499Ω PU + 49.9kΩ PD(通过 DIP 开关) GPIO 输入 GPIO
BOOTMODE10 10kΩ PU(固定) GPIO 输入 GPIO
BOOTMODE11 10kΩ PD(固定) GPIO 输入 GPIO
BOOTMODE12 10kΩ PU(固定) GPIO 输出 GPIO
BOOTMODE13 499Ω PU + 49.9kΩ PD(通过 DIP 开关) GPIO 输入 GPIO
BOOTMODE14 10kΩ PD(固定) UART6 RX UART
BOOTMODE15 10kΩ PD(固定) UART6 TX UART

查询:

  • 这些拉电阻值会产生影响 UART 信号质量 或在数据传输过程中导致任何问题?

  • Will GPIO 正确切换 在 0V 和 3.3V 之间、或者电阻器是否会导致逻辑电平较弱?

  • 通用器件 TI 指南或最佳实践 如何在引导后将引导引脚用于 I/O?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    有关专家将于 6 月 14 日离职。 请预计响应会延迟。

    此致、

    Nihar Potturu。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    正如 Nihar 所说,我们的专家已经离职,但可能会超过 6 月 14 日。 请预计在回复之前可能会有更长的时间。

    此致、

    Lucas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    为了确定正确的上拉/下拉电阻值、您必须考虑连接到特定信号的所有器件的所有内部漏电路径的最坏情况组合。  应调整外部电阻器的大小、以确保信号高于高信号的最小 VIH、或低于 ViL(低信号)。   

    此外、如果您打算在引导后将引导信号用于其他目的、则必须确保所连接的外设在 PORz_OUT 变为高电平(即锁存引导引脚时)时不与引导模式拉取相冲突。  您必须使用外部缓冲器或确保外设在引导锁存时间内不驱动信号。

    此致、

    James