[参考译文] AM623：GPMC_FCLK 和 GPMC_CLK 配置

admin

Guru**** 2419530 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：AM623

工具/软件：

您好、

我的客户希望将 GPMC_CLK 频率设置为 64MHz。
似乎只有 GPMC_FCLK 是 133MHz 或 100MHz、GPMCFCLKDIVIDER 仅允许 1/2、1/3 或 1/4。
因此可能的配置如下。

Q1) 以上假设是否正确？
Q2) 是否可以更改 133MHz 或 100MHz 以外的 GPMC_FCLK？
例如、将 PLL2 hsdiv_clkout7 设置为 1/16 并为 GPMC_FCLK 提供 62.5MHz 工作、不会对其他模块产生任何影响？

谢谢。此致、
田代浩一郎

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Koichiro San：

对于 Q1、是的、但要做一点小提示- 133MHz 时钟更精确地等于 133.3MHz，正如您可以在屏幕截图上看到的那样，使分频结果略有不同 — 66.7| 44.4| 33.3。我认为这对你来说并不重要。

对于 Q2、我没有找到任何其他依赖于该时钟的模块或外设。是的、我认为没有理由不为 GPMC 使用 MAIN_PLL2_HSDIV7_CLKOUT。

此致、

Stan

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Stan：

感谢您的快速答复。
对于 Q2、GPMC 本身可以与 62.5MHz 配合使用？
我有一个问题、GPMC 仅针对 133MHz 和 100MHz 设计和验证。

谢谢。此致、
田代浩一郎

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Stan：

您能否回答我的最后一个问题？

谢谢。此致、
田代浩一郎

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Koichiro San：

我收到了 GPMC 专家的以下反馈：

“hi Stan、我们尚未验证如何更改 PLL 以获得特定的 GPMC 频率。如果只需更改 HSDIV 即可实现频率（假设其他外设均不共享相同的 HSDIV 输出时钟）、那就没有问题。“

此致、

Stan

处理器（参考译文帖）(Read Only)