[参考译文] AM6442：我特别关注电阻器是否正确安装。

您好、Ito、  

感谢您的查询。

不确定您是否分享了原理图。

我不知道范围。

需要注意的是、我们不支持通过 E2E 进行完整的原理图审阅。

此致、

Sreenivasa.

您好 Sreenivasa、

我在您的私人消息中发送了电路图。
您能为我检查一下吗？

无需检查电源和 FPGA 等其他组件的电路图。

此致、

ITO

您好、Ito、

谢谢你。

AM6442 的外设电路图现已完成。
请检查一下。
我尤其担心电阻器是否安装正确。

帮助我了解所关注的外设或电阻器。

此致、

Sreenivasa.

您好 Sreenivasa、

感谢您的答复。

据我的客户说、绘制此电路图的硬件设计人员已经离开公司、无法再检查电路图。
我们经销商没有时间检查所有电路、因此我们希望 TI 为我们检查这些电路。

客户的要求是检查从 AM64 引脚连接到外设的电阻器和电容器的放置和值是否存在任何问题。
他们希望我们检查与所有外设的连接、而不仅仅是其中的一些外设。
我们的一名团队成员已检查了电源 IC 电路图、因此 TI 无需检查该电路图。
我们已经检查了 GPMC、引导电路图。
AM6442：AM64 和 FPGA 之间电阻值的含义。 -处理器论坛 — 处理器- TI E2E 支持论坛
与此 E2E 一样、必须检查电阻和电容器是否合适。

这里有很多电路图、但 TI 是否可以对其进行检查？
如果这很困难、您可以在您决定的范围内检查您想要的任何内容。
如果支票有任何费用、请告知我们。

此致、

ITO

您好、Ito、

谢谢你。

您提到的上述范围似乎是完整的原理图审阅。

您是否联系过您正在合作的任何 TI 销售或支持。

请注意、我们有 4 周以上的时间进行原理图审阅。

此致、

Sreenivasa.

您好  Sreenivasa、

感谢您的答复。

我将检查电阻的容差。

此致、

ITO

您好、Ito、

谢谢你。

此致、

Sreenivasa.

您好、Ito、  

您能否检查原理图是否不完整？

MCU_RESET_N
连接不可见

POR_Sitara_N
连接不可见

客户已进行了大量操作系统优化来标准化 R 值、但在许多地方使用了 1%、这些地方可能是标准 5%电阻器。

许多帽子可能是 Don。

此致、

Sreenivasa.

您好、Ito、  

我看到客户使用 OSPI0 接口连接到 2 个 QSPI 附加器件。

您能否与客户确认、他是否知道由于信号完整性问题、我们不支持在 OSPI0 接口上连接多个所连接器件。

此致、

Sreenivasa.

您好 Sreenivasa、

感谢您的帮助、

如电路图所示、IC5 和 IC8 已连接、但我认为没关系、因为 CS 是分离的。
是否建议将 CLK 和 D 连接到多个器件？

此致、

ITO

您好、Ito、  

谢谢你。

我们不支持 OSPI0 接口连接到超过 1 个器件。

不建议将 CLK 和 D 连接到多个器件吗？

是的。

此致、

Sreenivasa.

您好、Ito、  

请参阅以下常见问题解答。

(+) AM625：有关连接到 SPI NOR 的 OSPI CLK 的分销商 — 处理器论坛-处理器 — TI E2E 支持论坛

当 OSPI0 接口连接到多个 QSPI 器件时、可能会出现性能问题。

此致、

Sreenivasa.

您好 Sreenivasa、

添加具有使能功能的缓冲器如何作为避免冲突的措施？

此致、

ITO

您好、Ito、  

谢谢你。

如何将带有使能函数的缓冲区作为避免冲突的措施？

客户需要负责 IO 上的负载以及路由。

客户务必要注意、多器件配置可能会影响性能。

此致、

Sreenivasa.

您好、Ito、  

您能否确认客户是否构建了电路板并看到任何功能问题。

根据我的快速回顾、我可以看到一些可能影响性能或功能的实施。

此致、

Sreenivasa.

您好 Sreenivasa、

客户尚未创建电路板。

客户务必要注意、多设备配置会影响性能。

我们会 将这些信息传达给客户。

此致、

ITO

您好、Ito、  

客户尚未创建电路板。

很高兴听到状态。

此致、

Sreenivasa.

您好、Ito、  

我将尝试分享我的调查结果、以便客户在本周结束前修改和查看检查清单、以找到任何类似问题。

此致、

Sreenivasa.

您好 Sreenivasa、

这是 AM62x 和 AM64x 中都出现的现象吗？
是否有一些背景原因表明尽管使用 OSPI 信号、但仍无法使用 CS？

此致、

ITO

您好、Ito、  

谢谢你。

这是否在 AM62x 和 AM64x 中都出现了这种现象？

AM62x、Am62A、Am62P 和 Am644x

我们支持 AM62L 中连接 2 个器件

不确定您是否有机会查看上述 E2E。

问题主要在于数据和时钟路由、负载以及影响性能的与信号完整性相关的问题。

此致、

Sreenivasa.

您好 Sreenivasa、

我是海报的同事。

在我们客户的系统中、AM64x 连接到 FPGA、似乎它们使用间接 FPGA 配置方法、其中 AM64x 在引导 Linux 后从 OSPI 闪存器件读取 FPGA 位流、然后通过 SPI 接口将位流发送到 FPGA。

在此设置中、有两个 SPI NOR 闪存器件连接到 OSPI 总线：

• 一个闪存 (OSPI_CS0)、存储用于引导的 AM64x 固件

• 另一个闪存 (OSPI_CS3) 存储用于配置 FPGA 的位流

根据 E2E 论坛上之前的回复、通常不建议在 OSPI 总线上连接多个从器件。 也就是说、我们要问：

• TI 是否有关于在此类设置中实现间接 FPGA 配置的官方解决方案或设计指南？

• 或者、是否使用唯一推荐的方法是使用存储 AM64x 固件和 FPGA 位流的单个闪存器件（在 OSPI_CS0 上）？

谢谢、

Conor

您好 Sreenivasa、

客户正在考虑进行元件放置、以更大限度地减少电路板原图中反射的影响。
如果问题仍然存在、他们会尝试调整时钟频率和阻尼电阻。
这种方法是否正确？
如果有推荐的方法、请告知我们。

此致、

ITO

您好 Conor、

感谢您发送编修。

根据 E2E 论坛上之前的回复、通常不建议在 OSPI 总线上连接多个从器件。 也就是说、我们要问：

• TI 是否有关于在此类设置中实现间接 FPGA 配置的官方解决方案或设计指南？

我不知道什么。  此实现看起来特定于客户。

或者、使用同时存储 AM64x 固件和 FPGA 位流的单个闪存器件（在 OSPI_CS0 上）是唯一推荐的方法？

这种方法没有任何问题。  此实施 将是特定于客户的。

此致、

Sreenivasa.

您好、Ito、  

客户正在考虑采用元件放置方式、以更大限度地减少电路板原图中反射的影响。
如果问题仍然存在、他们会尝试调整时钟频率和阻尼电阻。
此方法是否正确？

我已经提到了主要问题、即 OSPI0 接口性能。

这种方法在实施时应该是可以的。

此致、

Sreenivasa.

您好 Sreenivasa、

客户选择器件的前提是可以连接多个器件、
因此、有必要清楚地传达无法实现多个连接的原因。
因此、您能否回答以下问题？

1.是否有任何文档指出多个器件无法连接到 OSPI 而不是 E2E？ 客户是否能够提前确认？

2.我们说 AM62L 可以进行多种连接、但 AM62x、Am62A、Am62P 和 AM644x 的 OSPI 不同、设计有何不同？
通常、SPI 可以使用 CS 连接到多个器件。 这只是一个设计错误吗？

3.客户认为要解决这个问题,有必要将 FPGA 和 AM64 软件写入单个 SPI 闪存。
您是否有关于将 MT25QL256ABA8ESF×2 集成到单个 SPI 闪存的建议？
请告诉我、是否有任何推荐的 SPI 闪存或从单个 SPI 闪存启动 FPGA 和 AM64 的设计方法。

此致、

ITO

您好 Sreenivasa、

根据用例、AM62L OSPI0 接口已增强。

您能告诉我 OSPI I/F 有哪些技术改进吗？
很奇怪、CS 无法与 SPI 一起使用、因此请告诉我 AM64 IC 有什么问题。
客户正在考虑将 AM64 用于许多应用、这将对未来的采用产生重大影响。
常见问题解答内容不满意。
我需要在四天内向客户解释、因此请届时提供相关信息。
我在下面创建了一个新主题、如果您愿意、可以在这里回复。

(1) AM6441：请解释除 AM62L 外的 Sitara 无法将多个器件连接到 OSPI 的基本原因。 -处理器论坛 — 处理器- TI E2E 支持论坛

此致、

ITO

你好  Ito

谢谢你。

您需要通读硬件设计注意事项和检查清单。

AM62L
www.ti.com/.../AM62L
AM62Lx Sitara 处理器数据表
www.ti.com/.../SPRSPA1
硬件设计注意事项
www.ti.com/.../SPRUJC9
AM62Lx 处理器系列的原理图设计和审阅检查清单
www.ti.com/.../SPRADO8
请参阅以下常见问题解答、其中包含 PDF 以及设计手册。  

设计说明：
e2e.ti.com/.../faq-am62l-am62l32-am62l31-custom-board-hardware-design---design-notes-and-review-notes-for-reuse-of-evm-tmds62levm-schematics

通读这些文档将帮助您了解 AM62L 设计如何支持 OSPI0 接口上连接的 2 个器件。

www.ti.com/.../TMDS62LEVM
https://www.ti.com/lit/zip/sprcal6

此致、

Sreenivasa.

你好  Ito

我给您发送了一个 Excel 待填充。

不确定您是否有机会查看该 Excel 表格。

此致、

Sreenivasa.

您好 Sreenivasa、

我检查了您发送给我的材料、并确认了 AM62L 的电路设计专有技术。

很奇怪、CS 无法与 SPI 一起使用、因此请告诉我 AM64 IC 有什么问题。

但是、我想知道的是多个器件无法连接到 AM64 的技术原因。
感谢您发送常见问题解答、但信息太多、无法找到原因所在。
请告诉我材料中的写法。
如果材料中未注明、请用您自己的语言解释 AM64 内部的问题是什么、导致无法连接多个器件。
请告诉我、AM62L 与 AM64 相比有了哪些改进。
如果您无法回答这一问题、请介绍 Sitara 设计团队。
CS 应该可用于 SPI、并且它不是一个大问题。
 我们需要向客户传达技术原因。

此致、

ITO

您好、Ito、

我们似乎讨论 OSPI0 接口、我看到您提到 SPI。

帮助我了解感兴趣的外围设备。

此致、

Sreenivasa.

您好、Ito、

如果您无法回答此问题、请介绍 Sitara 设计团队。
CS 应该在 SPI 中可用、并且它不是一个大问题。

请确认这是 SPI 还是 OSPI 接口。

如上所述、如果您想了解设计时间、需要联系 TI 销售人员。

此致、

Sreenivasa.

您好 Sreenivasa、

感谢您的答复。

请确认这是 SPI 还是 OSPI 接口。

→μ A OSPI

好的、我会咨询 TI 销售人员。

此致、

ITO

您好、Ito、

谢谢你。

请确认这是 SPI 还是 OSPI 接口。

→μ A OSPI

谢谢你。

有关为何不允许连接多个器件的疑问、请参阅以下常见问题解答

(+)【常见问题解答】AM625/AM623/AM620-Q1 / AM62L/AM62Ax/AM62Ax/AM62D-Q1/AM62Px 定制电路板硬件设计的设计建议/常见错误–OSPI/QSPI 存储器接口 — 处理器论坛-处理器 — TI E2E 支持论坛

寻找  AM625：连接到 SPI NOR（将 OSPI 连接到多个（多个）器件）的 OSPI CLK 上的干扰。

此致、

Sreenivasa.

你好 Sreenivasa

感谢您的答复。

客户已经看到了这一点、但他们不相信。  
这是因为我们讨论的是一般阻抗反射、而不涉及 AM64 的具体设计。
请具体说明导致阻抗反射的内部设计类型以及对 AM62L 进行了哪些改进。

此致、

ITO

您好、Ito、

谢谢你。

这与时钟（和数据信号路由）+信号完整性问题有关、而不是会影响性能的内部行为。  

AM64x、AM62x、AM62Ax 和 AM62Px 也是如此。

我想我已经尽力解释了不连接多个器件（上述共有）的原因、并且没有其他输入（包括任何要共享的内部设计信息）。

此致、

Sreenivasa.

您好、Ito、

请注意、我正在等待您填写我在私人消息上分享的原理图审阅申请检查清单、以便分享我审阅的原理图。

正如我之前所说、我们可以通过一些观察结果来改进功能或性能。

此致、

Sreenivasa.

您好  Sreenivasa、

我们目前正在审查我的客户是否已将其存档。

此致、

ITO