请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DRA821U主题：DRA821 中讨论的其他器件
工具/软件：
我们将根据 https://www.ti.com/lit/ug/slvucd4/slvucd4.pdf 中提到的单个 PMIC 解决方案使用 PDN-2A 创建 DRA821 板。
为了支持 DDR 保持模式、我们向 PMIC 的 GPIO6 添加了建议的 LDO TLV73318P、如图 3-2 所示。
GPIO6 也连接到 DRA821 的 DDR_RET 引脚。
在 NVM 中、GPIO6 配置为开漏输出、建议上拉至 VDD_DDR_1V1 (Buck5)
当系统进入 DDR 保持模式（如图 6.6 中的说明）时、保持模式如何工作？
VDD_DDR_1V1 将关断、GPIO6 的上拉电压将不再可用。 因此、VDD1_LPDDR4_1V8 也将关断、保持功能将不起作用。
要进入和复位 DDR 保持、需要切换 DRA821 的 DDR_RET 引脚。 但它连接到 VDD1_LPDDR4_1V8 使能引脚、该引脚应始终开启。
此外、PORz 和 MCU_PORz 引脚连接在一起。 从功能安全的角度来看、它们在我看来应该被视为单独的引脚、并应单独处理。
PMIC_WAKE 信号 (PMIC 的 GPIO4) 来自图 3-2 中的电路板。 是否不需要连接 DRA821 中可用的唤醒引脚？
是否有 PDN-2A 的参考原理图以及更多详细信息来阐明我的情况？
多谢致以诚挚的问候。
Stephan
