[参考译文] AM6442：AM6442BSFGHAALV

您好、Phamitha、  

感谢您的查询。

帮助我了解您是否 遇到 0R 或 22R 串联电阻器的通信问题。

此致、

Sreenivasa.

您好  Sreenivasa、

上图展示了我们使用串联电阻器进行端接的设计、其各自的眼图不太好、即眼图边界穿过眼罩的位置。 您能建议我们更好地终止这个问题吗？

你好、Fhamitha、  

谢谢你。

您能否确认是否遇到任何通信问题或仅执行仿真

您能分享探测到的时钟信号图像吗？

此致、

Sreenivasa.

您好  Sreenivasa、

我们对 主板上的 AM644 和 定制子板上的 DP83869 执行仿真、后者进行了板对板分析。 现在、您能否  针对 TX 信号线的串联终端问题提出一种解决方案、并请确认 AM64x SR 2.0 是否是最新的 IBIS 模型？ 或分享 AM644 的最新 IBIS 模型。

你好、Fhamitha、  

谢谢你。

您能否共享探测到的时钟信号图像。

您能否分享上述时钟信号图？

我 怀疑我们 利用上升时间 来检查 RGMII 信号的完整性。 我必须与专家核实。

您是否从 TI.com 下载了 IBIS - TI.com 上的 IBIS 模型是更新的模型。

此致、

Sreenivasa.

您好 Sreenivasa、

上图展示了探测的时钟信号。  

我们从 AM6442 数据表、产品信息和支持|德州仪器 TI.com 下载 IBIS 模型 

为什么在连接 DP83869HMRGZT PHY 的 TMDS64EVM RGMII 接口的驱动器端（AM6442BSFGHAALV 处理器）上不添加终端电阻器？

此致、  

Fhamitha M

你好、Fhamitha、  

谢谢你。

帮助我了解 SOC 时钟输出引脚附近或 EPHY 输入端的探测点。

此致、

Sreenivasa.

在 phy 的输入端探测

你好、Fhamitha、  

谢谢你。

让我与专家核实一下、然后回来。

此致、

Sreenivasa.

您好 Sreenivasa、

只是跟进我 之前的邮件。 如果有任何更新、请告知我？

此致、

Fhamitha M

你好、Fhamitha、  

谢谢你。

我正在与仿真专家联系、

此致、

Sreenivasa.

你好、Fhamitha、  

请参阅我收到的以下意见和讨论摘要：

1. 如果他们关注信号质量、下面提供了一些有关改进信号质量的可能方法的建议。 他们可以采用最适合其设计的方法。

客户附上了眼图–不确定它们是如何生成的以及眼图是否适用于 RGMII TX 时钟。

时钟波形似乎具有多种失真、导致上升时间发生变化。

您是否对客户分享的时钟波形有任何评论？

sdm>>下表中的建议都应该有助于改善时钟的波形。

关于下表、您是否有一个可以在两端添加的盖子。

sdm>>表中的电容仅用于在负载端添加、以“补偿“负载中较低的 Ccomp。

没有具体值–这将取决于 AM4x SoC 和客户 PHY 中 Total (Ccomp + Cpkg) 值的差异

通常为几个 PFS 的数量级

学员、

Sreenivasa.

您好、

您能否分享  AM6442BSFGHAALV 的最新 IBIS 模型？ 我们使用这两款 ibis 模型 sprm730e 和 sprm810 完成了仿真、但这些模型中存在一些问题。

你好、Fhamitha、  

谢谢你。

请详细说明问题。

TI.com 上的模型是最新的。

如果您希望对驱动强度进行编程、则不支持该设置。

此致、

Sreenivasa.