[参考译文] AM6442：DDR 去耦电容器 — TMDS64EVM 设计和放大器之间的差异；TI/Micron 建议

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1519717/am6442-ddr-decoupling-capacitors---discrepancies-between-tmds64evm-design-ti-micron-recommendations

工具/软件：

您好！

在查看 TI 和 Micron 有关 DDR4 设计的所有文档时、我注意到 TMDS64EVM 设计不符合 SoC 和 DDR 器件的几乎所有去耦电容器的建议。 我特别注意到以下几点：

1. 该 EVM 未遵循 TI 的“SPRACU1A - AM64x DDR 电路板设计和布局布线指南“中的指南
2. 该 EVM 不遵循“TN-40-40 - DDR4 点对点设计指南“中的 Micron 指南、该指南是与上述 TI 文档等效的 Micron 文档。
3. 上述 TI 文档参考“SPRAC76G - Sitara 处理器配电网络 — 实现与分析“文档、了解所需的高速去耦电容器数量和尺寸。 PDN 文档又请您参考 DDR4 指南文档
   1. 
   2. 

要点：

1. Micron 建议在每个 VDD 器件的 DDR (Q) 上使用 25uF 大容量电容。 EVM 只有~22uF。
2. Micron 建议使用四个较小的大容量电容器（最多可添加≥25uF）、器件的每个角各一个。 EVM 的一个角只有 22uF 电容。
3. Micron 建议在每个 DDR 器件的 VPP 上使用 3uF。 EVM 只有~2.4uF。
4. Micron 建议使用多个 1uF 电容器（最多可添加≥3uF）、每个电容器放置在 VPP 引脚附近。 EVM 的一个角只有 2.2uF
5. TI 建议在 VDDS_DDR 引脚上使用单个 22uF 大容量电容。 EVM 只有~15uF、由 10uF、4.7uF 和 1uF 组成。
6. 由于存在自参考环路、TI 对 SoC 的高速去耦电容没有明确的要求或建议。
7. TI 建议 DDR 器件使用 12 个高速去耦电容器、总电容为 850nF（每个电容器~70nF）。 该 EVM 只有 12 x 10nF 电容器（总计 120nF）。

然后我搜索了这个论坛,找到了 2 个突出显示类似问题的帖子:

1. AM6442：DDR 电源线中的高速旁路电容器
2. AM6442：TMDS64EVM 上的大容量电容器

鉴于一年多前在上述主题中提出了这些问题、TI 尚未更新其文档（除非我错过了新版本？）、这似乎很不寻常？ 或发布更新的建议来解决这些问题。

在我们的设计中、我们希望充分利用 DDR<->SoC 的精确放置和布线。 但是、我们不希望影响产品的信号完整性、可靠性或 EMI 性能、因为它用于需要高可靠性的应用。 因此、我们想了解使用 EVM 采取的设计方法、以及导致不遵循 TI 和 Micron 制定的指南的决策。 TI 对此 EVM 的设计验证测试中提供与 DDR 和 PDN 相关的任何测试报告/结果也很有用、以便评估这些权衡。

谢谢！