主题：DP83869 中讨论的其他器件
工具/软件：
您好、
我正在通过以下硬件设置在 J784S4 SoC 上启用 CPSW9G：
- DP83869 SGMII 转 RGMII PHY（地址：0x3）
- 通过 SERDES2_LANE0 通过 SGMII5 连接
- SoC 侧：`sGMII5_RX0_P/N`、`TX0_P/N`分别路由至`SERDES2_RX0_P/N`和`TX0_P/N`
- 我已按如下方式更新器件树：
-
#include //对于 DP83869 宏
&main_cpsw0｛
状态=“正常“；
PHY =<&serdes2_qsgmii_link>；
PHY-NAMES =“SERDES"；“；
}；&main_cpsw0_port1｛
状态=“正常“；
phy-mode =“qsgmii"；“；
phy-handle =<&main_phy3>；
Phys =<&cpsw0_phy_gmii_sel 5>、<&serdes2_qsgmii_link>；
PHY-NAMES =“MAC"，“，"SerDes、"SerDes "“ "；“；
}；&main_cpsw0_mdio｛
状态=“正常“；
pinctrl-names =“default"；“；
pinctrl-0 =<&main_cpsw9x1_pins_default>；
pinctrl-1 =<&MAIN_PMX_gpio_vddshv20_pins_default>；main_phy3：Ethernet-phy@3｛
reg =<3>；
TI、工作模式= ;
}；
}；&SERDES_ln_ctrl｛
空闲状态=<
...
J784S4_SERDES2_LANE0_QSGMII_LANE5
...
>；
}；&SERDES_wiz2｛
状态=“正常“；
}；｛&S serdes2｝
状态=“正常“；
#address-cells =<1>；
#size-cells =<0>；serdes2_qsgmii_link：phy@0｛
reg =<0>；
CDN、num-lanes =<1>；
CDN、phy-type = ;
#phy-cells =<0>；
RESET =<&SERDES_wiz2 3>；
}；
}； - 查询：
- 您能否确认该配置是否足以并且正确、以便使用 CPSW9G 和 J784S4 上 DP83869 在 SERDES2_LANE0 上启用 SGMII5？
- `Δ V cpsw0_phy_gmii_sel`是否对`main_cpsw0_port1`正确？
- 即使只使用一个 SGMII 链路 (SGMII5)、` phy-mode =“qsgmii"`“`是强制性的吗？
- `` J784S4_SERDES2_LANE0_QSGMII_LANE5 `s宏的用法在 μ V erdes_ln_ctrl`中是否合适？
提前感谢！
此致、
Apuroop
