[参考译文] PROCESSOR-SDK-AM64X：DDR 时钟启用需要 700ms。

admin

Other Parts Discussed in Thread: TMDS64EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1532807/processor-sdk-am64x-ddr-clock-enable-takes-700-ms

器件型号：PROCESSOR-SDK-AM64X
Thread 中讨论的其他器件：TMDS64EVM

工具/软件：

您好、

我正在运行 TMDS64EVM 电路板。我处于 SBL 阶段、没有操作系统。

我正在初始化 DDR。

我发现在整个引导过程中、“DDR 使能时钟“需要 700ms。

问题。这个计时是否合理、是否有绕过的方法？

SoC_moduleClockEnable (TISCI_DDR16SS0、1) 需要 670ms

SoC_moduleClockEnable (TISCI_FSS0、1) 需要 3ms。

以及启用 DDR 时钟需要这么长的时间。我是指整个引导过程、可能小于 1 秒？使 DDR 时钟占用 60%的时间。

谢谢

4 个月前

0 admin 4 个月前

TI__Guru**** 2422190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Jun、

我不确定、但 DDR 的时钟使能可能会考虑 PLL 锁定时间、这可能占用大部分时间。我同意这似乎很长。

是否具有完整的引导日志？

此致、

James

0 admin 4 个月前

TI__Guru**** 2422190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

这是启动日志。

uint32_t gSocModules[]=｛

TISIC_DEV_FSS0、

TISCI_DEV_FSS0_FSAS_0

TISCI_DEV_FSS0_OSPI_0、

TISCI_DEV_EMIF_DATA_0_VD、

TISCI_DDR16SS0、

TISIC_DEV_UART1、

TISCI_UART0、

SoC_MODULES_END、

}；

谢谢。

启用 TISCI_DDR16SS0 时钟大约需要 700ms

0 admin 4 个月前

TI__Guru**** 2422190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您能提供有关此日志是什么的更多背景信息吗？这是 CCS 中跟踪端口的日志吗？

是指第 4 个函数 (EMIF_DATA_0_VD) 或第 5 个函数 (DDR16SS0) 的 687ms。我想知道这一点、因为迹线中的时间更远、为 1.36s、这似乎指的是前面行中的 pinmux_init 函数。此外、第一个函数跟踪没有与之关联的时间。

此致、

James

0 admin 3 个月前

TI__Guru**** 2422190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

当然、它是 Lauterbach 的迹线。这不是 CCS 的跟踪。

687ms 指的是 DDR16ss0 的第 5 个功能。（Pinmux init 不是 issue.can，请忽略，我在里面放了一个断点。）

谢谢、我也会尝试使用 CCS 提供日志。

0 admin 3 个月前

TI__Guru**** 2422190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我没有理由这么长一段时间。请使用 CCS 进行验证并告诉我

此致、

James

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] PROCESSOR-SDK-AM64X：DDR 时钟启用需要 700ms。