[参考译文] AM67A：内部 RGMII 延迟

尊敬的 Joerg：

有趣的是、我同意我没有看到 TXC 相对于 TDx 的延迟。

您是否已将 PHY 配置为启用 RGMII-ID 模式？  

从 TRM 寄存器表中、我可以看到 RGMII 内部延迟控制寄存器如下所示。 复位时、默认值为 0、但请确认是 0 还是 1。

您好、

复位/PowerOn RGMII-ID 模式后、 位为“1"=“= NO_DELAY（这与我的测量结果完全相同！）。

当我将 RGMII-ID 模式位设置为“0"（“(= int_delay) 时、会启用延迟、但接口不再显示 operational...see 图片

尊敬的 Joerg：

好吧、明白了。 可以看到它与之前不存在内部延迟的测量值相匹配。  

启用 rgmii_id 模式时、我们现在可以按预期看到延迟。  

关于启用内部延迟时的链路中断、您是否还配置了 PHY 以提供 TX 延迟、从而使其违反设置/保持时序？

电路板布局布线期间是否进行了任何时序仿真、以了解电路板布线会产生多少影响？

您好、

可以看到有一个位可用于启用或禁用 TX 延迟。 但数据表显示它是固定的、已启用。 您能否确认数据表在这方面是错误的？

谢谢、
-迈克尔

您好、

很高兴看到有一个位可启用或禁用 TX 延迟。 但数据表显示它是固定的、已启用。 您能否确认数据表在这方面有误？

您是指 PHY 规范还是 AM67 规范。
正如 Shreays 共享的 CTRL_MMR_ENE_CTRL 屏幕截图所示、 ID_MODE 位为 R/W

另请参阅下面的常见问题解答、了解如何配置 RGMII 延迟。
【常见问题解答】TDA4VM：如何在 J7 器件上配置 RGMII 时钟延迟？


此致、
Sudheer

您好、

您是指 PHY 规范还是 AM67 规范。

AM67 规格。  https://www.ti.com/de/lit/gpn/am67a、 请参阅 图 6-32、注释 A。报价：“TXC 在驱动至 RGMII[x]_TXC 引脚之前会在内部延迟。 此内部延迟始终启用。“

正如  CTRL_MMR_ENE_CTRL 的 Shreays 共享屏幕截图、 ID_MODE 位为 R/W

屏幕截图的源文档是什么。 我刚刚下载了最新的 AM67A TRM (https://www.ti.com/de/lit/zip/sprujb3)、没有记录第 4 位。

另外、请参阅下面的常见问题解答、了解如何配置 RGMII 延迟。

谢谢、但如果正确记录了延迟、我们知道如何配置延迟。 问题出在最新的 Linux 下一个内核上、它包含一个补丁、用于禁用 PHY 中的任何 TX 延迟、因为它假定 MAC 侧的 TX 延迟始终处于启用状态（并且无法禁用）。 在这里似乎并非如此。

我仍需要确定引导加载程序是否会覆盖该位、或者是否为复位默认值为 1。 但又有一个似乎没有文件提及。

BR、
-迈克尔

您好、

我仍需要确定引导加载程序是否会覆盖该位、或者是否重置默认值为 1。 但是,似乎没有任何文件提及。

我已经验证了  Excel 文档、该文档被 提及为保留字段。
让我在内部进行检查、并在星期一上联系您。 这将是一个文件问题。

复位/PowerOn RGMII-ID 模式后、 位为“1"=“= NO_DELAY（这与我的测量结果完全相同！）。

当我将 RGMII-ID 模式位设置为“0"（“(= int_delay) 时、会启用延迟、但接口不再显示 operational...see 图片

如上所述、您能够更改位字段。  由于它是 ENET CTRL 的 TDA4 器件通用寄存器、因此我们对位字段非常了解。
如果您参考其他器件的 TRM、则可以找到说明。

如果启用了 MAC 侧延迟、则可以在 PHY 端禁用。
管理 RGMII 延迟后、通信是否对您有用？

此致、
Sudheer

您好、

这是一个文档问题。

有什么关于这方面的消息吗？ 因为这是我的主要问题。 TI “隐藏“此位甚至告诉用户延迟始终处于启用状态的原因是什么。 是文档错误吗？ 它是否适用于每个 SoC？ 是否有 SoC 确实启用了此固定功能等

我是一个恋人,因为有一个或多或少关于 Linux 内核邮件列表关于这一点和如何真正解决它的大讨论。 一些指针：
lore.kernel.org/.../
lore.kernel.org/.../

如果启用了 MAC 侧延迟、则可以在 PHY 端禁用。
您是否可以在管理 RGMII 延迟后进行通信？

这是正常工作的。 也就是说、如果仅在一侧配置延迟、则一切正常。

-迈克尔