工具/软件：
有人见过 当总线通过 McASP0 引脚布线时、SPI1 CS0 在 OSD3358 上保持高电平（模式 3） ？ 我的 SCLK 只有在我将其焊盘设置为后才出现 PIN_INPUT_PULLUP | RXACTIVE—一种固定时钟的怪癖—但 CS0 在传输到 SPI 从模块期间从未变为低电平、因此所有读取都返回 0xFF。 我使用常用的 DT 引脚（SCLK/MISO 作为输入‑上拉电阻、MOSI/CS0 作为输出‑上拉电阻）、并且尚未尝试将 CS0 作为输入等异常方法。 在‑‑翻转属性之前、是否有已知的 PAD Δ Σ 多路复用器或器件树调整以使 McSPI 主器件在此设置中将 CS 置为低电平、或者有一个最小的示例证明其有效？
您好、
AM335 设置如下所示：
我们可以修改相同的代码并将其与 DTS 文件中的以下配置相匹配：
尽管第二个屏幕截图适用于 AM62x、但也可以按照 AM335 的输入/输出配置进行操作。
注意： AM62x 设置如下所示：d0 为 MOSI、D1 为 MISO、CLK 和 CS 不言自明、请尝试也为 AM335 设置提供相同的输入/输出方向、这应该确保至少从配置角度来看所有线路都正常工作。
如果这对我有帮助、请告诉我。
谢谢、
Vaibhav
您好、
感谢您的准确答复。
我假设您将使用以下引脚？ 这是 AM335 数据表中列出的许多组件中吗？
此致、
Vaibhav
在.dts 文件中、我设置了 spi-max-frequency =<20000000>；(20MHz)
这就是我的内核 dmesg 日志显示的内容
[ 3034.651009] nrc80211 spi1.0：设置：速度 16000000、采样前沿、时钟正常
[3034.651068] nrc80211 spi1.0：设置模式 0、8 位/秒、最大 20000000 Hz --> 0
感谢您与我分享这些主题。 我已经对他们进行了详细介绍、看到他们讨论了 SCLK 以及如何将其设置为输入以启用 RXACTIVE。 我已经完成了这项操作、可以看到 16MHz 处的 CLK 脉冲、正如我的内核日志所示。 我附上了一张图片。 黄色通道是 SCLK、粉色通道是 CS0。 即使有时钟脉冲、CS0 也不会像这里所看到的那样切换。 此外、我还看到了 spi_obap_mcspi.c 驱动程序代码、并观察到该代码是一个宏 (#define OMAP2_MCSPI_CHCONF0 0x2C)。 这是否意味着 SPIEN 在活动状态期间保持高电平、因为位 6 (ePol) 相对于 0x2C 值为 0？ 
关于如何调试/分析该问题的任何建议都将大有帮助。 
