[参考译文] AM67：如何在 RC 模式下将 AM67x PCIe 时钟源从内部基准时钟切换到外部时钟源？

admin

Other Parts Discussed in Thread: AM67

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1547775/am67-how-to-switch-am67x-pcie-clock-source-from-internal-reference-clock-to-external-clock-source-in-rc-mode

器件型号：AM67

工具/软件：

Champ、

根据 Am67x 勘误表 I.2242、I.2243 和 I.2326 并尝试将 PCIe 时钟源从内部更改为外部时钟源、我们需要更改代码中的 CLKSEL 设置。

下面是注册修改的位置吗？设置 0x101？

在代码中修改驱动程序的位置？

0010 8120h	32	8120h	CTRL_MMR0_CFG0	CTRL_MMR0_CFG0_PCIE0_CLKSEL	31:3.	保留	无	0h	保留
0010 8120h	32	8120h	CTRL_MMR0_CFG0	CTRL_MMR0_CFG0_PCIE0_CLKSEL	2：0	PCIE0_CLKSEL_CPTS_CLKSEL	R/W	0h	选择 PCIE0 通用平台时间戳模块的时钟源字段值（其他值为保留值）： 3'b000 - MAIN_PLL2_HSDIV6_CLKOUT 3'b001 - MAIN_PLL0_HSDIV6_CLKOUT 3'b010 - CP_GEMAC_CPTS0_RFT_CLK（引脚）未定义 — 未定义 3'b011 — 保留 3'b100 - MCU_EXT_REFCLK0（引脚） 3'b101 - EXT_REFCLK1（引脚） 3'b110 - SERDES1_IP1_LN0_TXMCLK 3'b111 — 保留复位源：mod_POR_rst_n

选择 PCIE0 通用平台时间戳模块的时钟源
字段值（其他值为保留值）：
3'b000 - MAIN_PLL2_HSDIV6_CLKOUT
3'b001 - MAIN_PLL0_HSDIV6_CLKOUT
3'b010 - CP_GEMAC_CPTS0_RFT_CLK（引脚）
未定义 — 未定义
3'b011 — 保留
3'b100 - MCU_EXT_REFCLK0（引脚）
3'b101 - EXT_REFCLK1（引脚）
3'b110 - SERDES1_IP1_LN0_TXMCLK
3'b111 — 保留

复位源：mod_POR_rst_n

Br、Rich

3 个月前