[参考译文] AM620-Q1：输入压摆率

你好 Khor Boon Tiang、

感谢您的查询。

每个电气特性表中定义的最小输入压摆率参数与长期可靠性相关联。  

每个外设时序部分中定义的最小输入压摆率参数是满足相应外设时序参数的要求。

如果您超出了相应外设时序部分中定义的最小输入压摆率限制、器件可能无法按预期工作、但如果超出相应电气特性表中定义的最小输入压摆率限制、器件可能会永久损坏。 非常重要的是、在连接到我们其中一个输入缓冲器的信号从低电平转换为高电平或从高电平转换为低电平时、应更大限度地减少该信号在 1/2 Vs 区域所花费的时间。

我假设这是一个定制电路板。

您能分享波形吗？

您是否在信号上有串联滤波电阻器。 您能否分享原理图以进行快速检查。

此致、

Anastas Yordanov

你好 Khor Boon Tiang、

请注意上一条消息的更新。

此致、

Sreenivasa.

是的、这是定制电路板。

下面是 MDIO 和 MDC 波形。

由于机密信息、很抱歉无法分享原理图。 没有串联电阻器、但 MDIO 通过外部上拉 1K Ω 连接到电压转换器 PCA9306。

从该常见问题解答--> 【常见问题解答】AM6442：UART 输入压摆率的最小值 — 处理器论坛-处理器 — TI E2E 支持论坛。 它提示、 要实现最大数据速率、需要第 7.11.5 章“外设“中定义的最小输入压摆率。

我可以参考第 7.7.6 章“LVCMOS 电气特性“中的输入压摆率规格吗？ 它具有最接近我实际应用的切换频率。

此致、

Khor

你好 Khor、  

您是否看到任何功能问题、

帮助我了解导致加载的 MDIO 的布线长度。

外设压摆率是为了提高性能、LVCMOS IO 压摆率是为了确保 IO 可靠性。

此致、

Sreenivasa.

您好 Sreenivasa、  

到目前为止、尚未发现任何问题仍处于早期开发阶段。

MDIO 的布线长度约为 45mm、具有 50 Ω 阻抗控制。  

我尽量理解压摆率限制与数据速率之间的关系。

对于 UART 和 MSPI、如果使用公式 33*切换频率、则外设压摆率与 LVCMOS 压摆率接近。   

您能否帮助确认 MDIO 上用于外设压摆率限制的最大数据速率？

由于我的应用不使用最大数据速率、因此根据实际输入切换频率而不是最大数据速率重新考虑外设压摆率限制是否有意义？

此致、

Khor

你好 Khor、  

谢谢你。

我与专家进行了检查。

当为特定功能配置 LVCMOS IO 时、建议遵循每个外设的压摆率要求。

此致、

Sreenivasa.

您好、Sreenivas、  

非常感谢。

我是否可以知道 GPIO 时序要求中指定的功能时钟的周期是多久？