工具/软件：
您好：
我对 Texas Instruments DRA71x 处理器的动态频率调节功能有疑问。
基于我对数据表（（OPP 和 AVS 相关章节）的理解、
我认为可以在操作系统运行期间动态降低 MPU 等内核的工作频率。
我假设这是为了进行功率优化、通过结合 OPP 和 AVS 功能、并且必须在芯片电子保险丝定义的电压范围内运行。
我的问题是：
感谢您的支持。
非常感谢您的及时答复。
根据您分享的材料、我们了解以下内容：
①Unlike DRA72x、DRA71x 没有 VDD_MPU、且 MPU 包含在 VDD_CORE 中。
来源：DRA71x 信息娱乐应用处理器数据表（修订版 G） P127
Δ R ②DRA71x VDD_CORE 只有一个 OPP、因此不支持 DVFS。
可以使用 ③It Ω 来固定电压并实现 DFS（动态频率调节）。
来源： https://software-dl.ti.com/processor-sdk-linux/esd/docs/06_03_00_106/linux/Foundational_Components /内核/ Kernel_Drivers / Power_Management 部分： 来实现这一目的
■问题
从这些信息中、我们推断出以下内容：
我们的理解是否正确？
对于 DRA71x、
系统可以设计为使用 VDD_CORE 的单电压点并实现 DFS（动态频率调节）。
例如、使用 J 系列时、最大 MPU 频率为 1GHz、DFS 可以在四个点实现：400MHz、600MHz、800MHz 和 1GHz。
感谢您的支持。
