[参考译文] AM62L：仿真与实际情况不符

我们搜索了一位、确实发现在 IBIS 模型中、RGMII 接口均标记为 IO、而不是 LVCMOS。 我们改变了它,并获得了更好的结果,即使有很多反射。

你好、pjytecBSC、

感谢您的意见。

您能否在我在内部检查时与重新配置的 IO 共享一个波形？

此致、

Sreenivasa.

你好、pjytecBSC、

谢谢你。

请参阅我从仿真专家收到的输入：您能否详细说明问题。

他们能否在这里澄清他们的确切顾虑？

客户不应更改 AM62L IO 缓冲器、因此我不清楚其具体含义。 IBIS 模型中的是什么、它们必须用于仿真。

我们需要对他们关心的问题作出一些澄清、以便提供适当的答复。

您是否发现电路板有性能问题？

此致、

Sreenivasa.

你（们）好

否、到目前为止、我没有任何性能问题（气候测试仍然缺失）。 但在我们开发可与其他基板一起使用的 SoM 时、确保接口正常运行至关重要。

我给大家展示的图片是 SoM 上距离 SoC 约 1.5 英寸的 PHY。 基板上的一个看起来更差。 为了为客户提供易于集成的接口、它还应符合 IEEE 规范或至少符合所用 PHY 的数据表 (TI DP83867IRRGZ)。 为此、我们需要 0.75ns 的上升/下降时间、此时我们目前甚至不接近。 （参见：PHY 的奇怪行为也无助于解决这一问题、据称用于设置 SoC 中驱动器强度的缺失/隐藏选项都没有帮助）。

当然、我不想改变 IBIS 模型。 但我希望我们看到的是同一个页面、很奇怪、当 RGMII 在数据表中标记为 LVCMOS 时、IBIS 模型中没有以这种方式表示。 如果模型正确、这会引发问题。

所以我担心的是 tl；dr：SoC/PHY 的组合不能提供符合 IEEE 标准所需的上升/下降时间、因此接口很难再使用。 仿真大不相同、导致了有关模型的问题。

你好、pjytecBSC、

谢谢你。

让我与专家核实并返回。

关于 RGMII 的缓冲器类型、请参阅下图。

此致、

Sreenivasa.

对此有任何更新？

您好 phytecBSC、

下面是我与团队进行的讨论。

他们的答复不是最清楚的、但我能够收集到两个要点、我将在下面讨论：

 0.75ns 上升/下降时间：这可能在 RGMII 标准规范中有规定、但从 PHY 的角度来看、并非必须具备。 我们已经与我们的 PHY 团队确认了 DP83867IRR 功能。 唯一需要关注的是建立时间/保持时间。 只要满足建立时间/保持时间、它们就不关心 r/f 时间。

我正在等待其他输入。

此致、

Sreenivasa.

嗯... 老实说、我不在这里的同一页。 但也许我忘记提到的是 1000 Mbps 而不是 100 Mbps

因此、根据数据表、上升下降时间最大为 0.75ns。 你肯定可以增加一些不准确,因为范围和所有,但它不应该是那么遥远。

只有这样、您才能实现一些没有文档记载的设置和保持时间、这甚至没有在时序图中标记、并且仅基于偏斜时间、只要上升/下降时间在规格范围内、这就足够了定义。

因此、当团队的响应与数据表相矛盾很多时、不太清楚该如何处理。 但也许 GbE 是缺失的信息。

您好 phytecBSC、

谢谢你。

我正在与专家核实他是否还有其他想法。

此致、

Sreenivasa.

您好 phytecBSC、

您是否可以联系我们的 TI 支持/销售联系人。

此致、

Sreenivasa.

还没有

您好 phytecBSC、

谢谢你。

您能给我发送一封私人消息继续讨论吗？

此致、

Sreenivasa.