请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DRA821U主题：DRA821 中讨论的其他器件
工具/软件：
我们正在寻找一种具有成本效益的 QSGMII 解决方案、旨在避免使用外部参考时钟发生器来连接一个 QSGMII 以太网 PHY。
在参考手册中、我发现图 12-1952 将 SERDES0_REFCLK 作为双向信号。 
另一方面、E2E 中有以下主题讨论了防止正常运行的器件勘误表：
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1491842/dra821u-pcie-refclock-sourced-by-processor/5729989?tisearch=e2e-sitesearch&keymatch=refclk%252520sourced%252520by%252520SOC#
您能否建议在没有外部参考时钟的情况下、在 QSGMII ts 上集成 I'SGMII 是否可行？
多谢致以诚挚的问候
Stephan
