This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1560046/am69a-am69a98atgghaalyr
工具/软件：
你好。 是否可以使用 LVDS 信号为处理器的 SERDES_REFCLK 引脚提供时钟？
您好、 由于美国假期、负责的工程师目前已离职。 感谢您发送编修。我们会重新检视您的建议 此致、 Christina
Abdulloh
您能定义 LVDS 信号的规范吗？ 是否要使用外部时钟而不是 SERDES 内部参考时钟？
是的。 我想使用 PCI Express 将处理器连接到 FPGA、也想使用两个 IC 的外部基准串行器/解串器时钟信号。
这是 LVDS 信号的规格。
感谢您提供规格。
LVDS 应该能够处理 SERDES 参考时钟。 我看到共模电压为 1.2V；但您需要交流耦合信号来消除任何直流失调电压。
