工具/软件：
尊敬的专家：
从以下指南中、我可以看到其他元件的电阻值、但 ODT_CA_A/B 的值缺失、我们是否有任何建议值？ 在 EVM 中、我们使用的是 10K、但我想仔细检查一下、 它是最好的价值吗? 因为在 Sitara AM62P 板中、我们使用的是 2.2K、有些客户使用的是 1K、所以我想弄清楚、哪个是最佳值？ 您能分享一些标准（内存数据表还是 JEDC？） 客户需要遵循、或者可以接受任何上拉电阻值？
Jacinto 7 LPDDR4 电路板设计和布局布线指南（修订版 F）
BR、
Biao
您好 Robert：
因此、如果该信号连接到 1.1V、上拉电阻值无关紧要、对吧？ 但之前在 TDA4VEN EVM 中、客户连接到 0.55v（在 10K 时上拉至 1.1V、在 10K 时下拉）、DDR 会出现一些稳定性问题（可以在低频下工作，但在高频下失败）、Micron LPDDR4 可以在所有频率下工作、但 Samsung 和其他 DDR 供应商无法工作。 如果这只是逻辑输入、则会产生一个有趣的结果。 从 Micron DDR 数据表中捕获 、是否 可应用于所有 DDR 供应商？
BR、
Biao
您好 Robert：
感谢详细说明、 让我再次与 Samsung 团队核实有关此上拉值建议的信息、我也看不到 Samsung 数据表中的详细说明。
'弱'内部下拉电阻器和/或流入输入引脚的漏电流可能因存储器制造商而异[/报价]由于弱下拉、上拉电阻可能较小会更好、对吧？ 但是我无法仅从 LPDDR4 数据表中明确它、从下面的 bloc 图中成形、由于 RCVRS（不确定它是什么）、内部下拉电阻可能不会对 ODT_CA 产生任何影响。 我将让客户先尝试使用较小的上拉电阻值、然后再试一次。 非常感谢您的支持。
BR、
Biao
