[参考译文] PROCESSOR-SDK-J784S4：PSDK SERDES 配置

您好、

在函数 CSL_serdesRefclkSel 中、似乎仅当用户选择了 link16b8m4ct3_WIZ16B8M4CT3_wiz_CONFIG_SERDES_top_CTRL 作为参考时钟源时、才会设置 wiz16b8m4m4ct3_WIZ16B8M4ct3_wiz_config_link_clock 的位。

是的。

您可以找到高于 refClkSrc 的条件与 REF_Clock_INT1 进行比较、那么只会执行/运行上述代码。

但是、在位字段的说明中、我不理解与所选基准时钟的连接。 根据我的理解、一旦您选择了>= 100MHz 的参考时钟、就应设置该位。

您可以从寄存器规范中找到以下内容、上面是选择基准时钟的工作模式> 100MHz 或更低。


此致、
Sudheer

[/quote]

您好、
这不是回答我的问题。

时钟设置为 100MHz、驱动器未正确设置该位。

您好、  

时钟设置为 100MHz、驱动程序未正确设置该位。

如果时钟设置为 100MHz、则根据代码、共享的 top_ctrl 设置为 1、根据寄存器规范、该设置有效。  

您没有使用基准时钟而不是 ref1clk 的原因。  

如果是单链路、我们建议使用 REFCLK。  

如果您的疑虑未得到解决、您能否分享有关您的疑虑的更多详细信息。  

此致、  

Sudheer

在驱动程序中、我配置为使用 INT0、但是驱动程序仅为 INT1 设置位。 我在数据表中没有看到这种区别。