[参考译文] TDA4VH-Q1：SERDES0&#39；s PCIe1&amp；PCIe3 可以&#39；t 在 8GT/s 下工作

亲爱的 Takuma：

 你有这方面的更多线索吗? 您的硬件团队是否有任何回应？

尊敬的 Sai：

该线程已分配给我们的硬件团队、但看起来还没有响应。 我了解到所观察到的行为是、在一种配置中、PCIe1 实例通电、在第二种情况下、PCIe1 实例断电、由于 PCIe 实例断电、访问 PCIe1 相关寄存器会引发内核错误。  

这意味着 PCIe1 实例可能会在链路建立期间对 PCIe3 造成某种干扰。 在分辨率方面、器件勘误表可能是相关的？ 希望我们的硬件团队对此发表意见、我将对此进行 ping 操作。  

此致、

Takuma

尊敬的 Sai：

我叫 Jeff、来自硬件团队。 我们想排除第 3 代速度下潜在的通道间干扰。 您能否尝试重新配置 PCIe1 和 PCIe3 以 x1 链路宽度运行、同时将最大链路速度设置为 Gen3？

由于针对每个信道执行链路均衡、因此如果一个信道发生故障、则整个链路将回退到较低的速度。 此外、该测试可以帮助确定问题是由通道问题、可能的多通道耦合还是串扰引起。  

此致、
Jeff

您好 Jeff：

  我有测试 x1 线宽。 其结果也是无法检测到 PCIe3。  它似乎与 x2 线宽相同

尊敬的 Sai：

感谢您运行该测试。 从您之前的结果来看、当 PCIe1 未使用时、PCIe3 可以达到第 3 代速度、但在它们组合在一起时无法达到。 我想知道问题是否仅在同时启动期间出现、或者 SERDES 在第 3 代处理这两个控制器时是否有困难。

您可以尝试交错启动测试吗？ 从 PCIe1 未使用开始、然后在成功以 Gen3 速度训练 PCIe3 后、将 PCIe1 提高到 Gen3 速度。 我很想以相反的顺序看到测试（首先启动 PCIe1、然后启动 PCIe3）。

这将有助于表明故障是否仅在两个控制器同时进入 Gen3 时发生、或者 PCIe3 是否按顺序丢失裕度。

此致、
Jeff

尊敬的 Jeff：

  当然 、我们的软件团队建议您可以为我们提供一个补丁  、以便您进行实验、 我们的软件团队可以将其与我们的软件系统连接起来。   

尊敬的 Sai：

听得真棒！  

在哪里可以获取 SDK 的更新日志、以便我可以了解有关 SDK 更改的更多信息？

每个 Release_Specific_Release_Notes 版本的文档都包含版本说明： https://software-dl.ti.com/jacinto7/esd/processor-sdk-linux-j784s4/11_00_00_08/exports/docs/devices/J7_Family/linux/SDK.html

或者、Linux 的源代码已公开、因此可以引用提交消息。  

此致、

Takuma