[参考译文] AM6442：用于闪存访问时该器件的 OSPI_CLK？

您好、Max Luc Balen、  

您可能需要检查 OSPI Tap 模式允许的最大输入频率和 OSPI_CLK 输出时钟频率的以下线程：

AM6442 SDR TAP 模式频率

关于 Linux 上下文：

我找到了一些其他线程 (fort linux) 详细说明如下：
“内核 dts 将 OSPI 输入时钟设置为 166MHz、最大输出时钟设置为 40MHz。 因此分频器应该为/6、这会产生输出时钟为 27.6MHz。 Divider /4 会使输出时钟成为 41.5MHz、超过最大 40MHz 设置。“

我不是 Linux 专家、不知道在 Linux DTS 中将最大 OSPI 输入频率限制为 166MHz、将 OSPI CLK 最大值限制为 40MHz 背后的理由是什么。 据我所知、在 OSPI SDR Tap 模式下、支持的最大 OSPI_CLK 频率为 50MHz (OSPI 输入参考 时钟= 200MHz)。 我可能需要将您的问题提交给 Linux 软件团队有关此限制的问题。  

在速度是多少方面、这似乎与 TRM（6.10.5.14.1 OSPI0 PHY 模式）不同？

在适用于 OSPI 读取操作的 OSPI PHY 模式下、旁路掉时钟分频器、输出 OSPI 时钟等于输入基准时钟。 这就是为什么 AM64x 数据表部分中记录的 OSPI_CLK 时钟周期时间值比 Tap 模式的值小几倍。  

关于 OSPI PHY 模式操作、下面的 AM243x（据我所知，AM64x OSPI 应该类似）线程可能有助于解释有关支持的最大频率的说明：  

AM243x OSPI PHY 模式频率

我使用 mcu_plus_sdk_ AM64x_11_00_00_15 在我们的 SK-AM64B 板上使用示波器进行了一些测量 、并运行裸机示例：examples\drivers\ospi\ospi_flash_dma\am64x-sk\r5fss0-0_nortos\ti-arm-clang：

1. 166.666MHz  输入端的 OSPI、参考 时钟、 DIV=4、处于 SDR Tap 模式（PHY 模式禁用，）。 OSPI_CLK 频率。 测量值~41.66MHz。  

2. 200MHz 输入端的 OSPI、参考 时钟、DIV=4、 在 SDR Tap 模式下。  OSPI_CLK 频率。 测量值~50.124MHz。

3. 200MHz 输入端的 OSPI、参考 时钟、启用了 PHY 模式。 OSPI_CLK 频率。 测量值= 200.4MHz。

（由于示波器，探头和其他硬件限制，信号看起来像正弦波）

4. 166.666MHz 输入端的 OSPI、参考 时钟、启用了 PHY 模式。 OSPI_CLK 频率。 测量值= 166.9MHz

（示波器硬件限制）

在 OSPI 从读取模式切换到写入模式时、可以清楚地观察到从 PHY 模式切换回 Tap 模式的情况

5.  考虑到时钟和数据信号 (dq4) 转换在 1/2*Vdd = 0.9V 电平下发生,我测量了建立时间和保持时间@200MHz SDR Tap 模式。

 测得的建立时间= 6.85ns。

测得的保持时间= 5.55ns。

请告诉我、这是否澄清了您的非 Linux 相关问题？

谢谢

此致、

Anastas Yordanov