主题:SysConfig 中讨论的其他器件
工具/软件:
尊敬的 TI 工程师:
我们想探索通过降低 某些 GPIO 引脚上的驱动强度来降低 EMI 的可能性。
我们发现有 DRV_STR 位(驱动强度控制。 选择 LVCMOS 引脚的驱动强度值。) 在 焊盘配置寄存器中、但在可能的值中只有一个“默认值“和 3 个“保留“。
是否可以澄清是否可以安全配置“默认值“0 以外的值、并获取有关其他(当前保留的)值的一些可能的初步信息?
Alexander。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
尊敬的 TI 工程师:
我们想探索通过降低 某些 GPIO 引脚上的驱动强度来降低 EMI 的可能性。
我们发现有 DRV_STR 位(驱动强度控制。 选择 LVCMOS 引脚的驱动强度值。) 在 焊盘配置寄存器中、但在可能的值中只有一个“默认值“和 3 个“保留“。
是否可以澄清是否可以安全配置“默认值“0 以外的值、并获取有关其他(当前保留的)值的一些可能的初步信息?
Alexander。
亲爱的斯坦尼斯拉夫
您提到、未来的 SysConfig 工具将支持焊盘配置寄存器中 DRV_STR 位的 4 个值中至少 3 个值。 我可以问一下、此更改是否会对上述 CPU GPIO 产生任何影响? 因为在 【常见问题解答】AM625 / AM623 / AM620-Q1 / AM62Ax / AM62Px / AM62D-Q1 / AM62L / AM64x / AM243x 设计建议/定制电路板硬件设计 — LVCMOS 和 SDIO I/O 的驱动强度配置中 、人们表达了一个完全相反的意见。
此致
彼得
您好、Peter、
建议遵循常见问题解答。 常见问题解答将在结果可用时更新。
设计和验证团队目前正在努力(在内部仿真)、以实现 LVCMOS IO 的 NOM 和快速驱动强度。
仿真和测试结果应在 Q4 期间提供(包括能够使用 SysConfig 进行配置)。
如果您有快速驱动强度测试用例、请与支持您的项目的 TI FIED 团队合作、以推进讨论。
此致、
Sreenivasa.
您好 Sreenivasa
在典型的系统中、您有许多静态或半静态 I/O。 这些 I/O 线路由快速/低阻抗输出驱动时、会因感应噪声产生电流而充当天线。 如果源阻抗升高、电流将降低、发射的 RF 将降低。 此外、通过具有较小上升时间的信号提供非静态线路时、会在线路中产生大电流、然后返回到 I/O 驱动器上的去耦电容器、这也会影响发射的噪声频谱。 显然、许多信号还需要 I/O 端口的全速、因此其他端口驱动强度也非常重要。 我们正在分析处于 700 –800MHz 区域的问题、以及一些杂散峰值、我们可以通过在线路中使用电阻器来解决。 但仍然能够设置相关的参数会很好。
此致
Jørgen μ s