This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMDSEVM437X:SN74LVC1G07 的输入转换率是否符合规范?

Guru**** 2551110 points
Other Parts Discussed in Thread: SN74LVC1G07

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1568058/tmdsevm437x-does-the-input-slew-rate-of-the-sn74lvc1g07-meet-the-specifications

器件型号:TMDSEVM437X
《主题:SN74LVC1G07》中讨论的其他器件

工具/软件:

SN74LVC1G07 是否符合输入压摆率规格? 我正在基于参考评估板设计电路。 我有一个关于评估板上的电路的问题、如下所示:


SN74LVC1G07 (U74) 用作 PORZn 和 PWR_ONRESETn 信号的缓冲器、其输入压摆率规格如下所示:


输入是来自 PORZn 的开漏信号。 有了 10kΩ 上拉电阻器和 20pF 总引脚电容时、上升时间 (Trise) 约为 100ns/V 这不符合 10ns/V 的规格

此外、有一个电容器 (C59) 当前未安装、旨在用于增加电容。 安装此电容器会进一步偏离压摆率规格。 此 IC 的压摆率规格是否符合我不需要担心的内容? 如果没有问题、我希望将此设计用作参考。 感谢您的意见。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    PORz 由 PMIC 电源正常状态驱动的压摆率取决于 PCB 设计和传输线路。 要确定该输出信号的压摆率、您需要在仿真中使用 IBIS 模式以及 PCB 寄生元件。 这不是可以根据外部无源器件轻松计算的结果。  

     U74 开漏缓冲器的目的是在上电期间在 RESETIN_OUTn 上保持有效的低电平状态、直到所有电源(尤其是内核)都完全斜升。 此信息可在 AM437x 技术参考手册中找到。   

    谢谢、

    Brenda