[参考译文] TDA4VEN-Q1：PLL7 (C7x PLL)

sprujb3b 第 6.4.5.2 节列出了 PLL7 (C7x PLL)、但图 6-36 未显示 PLL7 (C7x PLL)。 这是遗漏吗？
>>PLL7 应在图 6-36 中

sprujb3b 第 6.4.5.3.2 节不包括 n=7 作为可能。 这是正确的吗？
>>第 6.4.5.3.2 节应包括 n = 7；这些寄存器显示在 J722S_J722S Registers_Public_中  

sprujb3b 图 6-28 显示了由 GPU PLL 计时的 C7xv (2x) 块。 这是正确的吗？
>> 不可以、C7x 由 C7x PLL 提供时钟；GPU PLL 在 C7x 时钟方案中不起作用

Sprujb3b 图 6-36 仅显示了 MCU_HFOSC0_CLKOUT 作为所有主域 PLL 的源。 但是、寄存器说明似乎表明 EXT_REFCLK1 也是可以实现的。
>> 嘿、我认为 TRM 在这个主题上说得对！  MCU_HFOSC0_CLKOUT 是 C7x PLL 的时钟源。 EXT_REFCLK1 不可用

还请确信 HFOSC0_CLKOUT 和 MCU_HFOSC0_CLKOUT 是同义词。
>>已确认。

sprsp96a 第 6.9.4.3 节未提及视频 PLL 或 C7x PLL。 这是正确的吗？
>>不知道要问什么。

Kevin