• 状态
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 4 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-AM62X：如何分别在四个内核中的每个内核上独立分配和控制 L2 高速缓存

admin
Guru**** 2553450 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1560397/processor-sdk-am62x-how-to-independently-allocate-and-control-the-l2-cache-on-each-of-the-four-cores-respectively

器件型号：PROCESSOR-SDK-AM62X


工具/软件：

尊敬的支持团队：

我们目前正在使用 AM62x、它采用具有共享 L2 高速缓存的四核 A53 架构。 我们的应用场景要求每个内核的数据都是独立的、我们想询问是否有方法可以实现这一点。 具体而言、我们有以下问题：

  1. 是否有方法将 L2 高速缓存划分为不同的区域并将这些区域分别分配给四个内核？
  2. 如果上述方法不可行、我们能否在保持启用 L1 高速缓存的同时禁用 L2 高速缓存？
  3. 是否可以指定哪些内核可以利用 L2 高速缓存？ 例如、仅允许第一个内核使用 L2 高速缓存、同时阻止内核 2、3 和 4 访问它？
  4. 要验证 L2 高速缓存读取和写入操作的正确性、是否有方法独立填充和读取 L2 数据以进行验证？

谢谢、
Yiqiao Zhang

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    您在 A53 上运行哪些操作系统？ 是 Linux 还是 RTOS？

    此致、

    会面。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    A53 使用混合操作系统设置：一个内核上有 Linux、其余三个内核上有 seL4。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    A53 只有统一的 L2 高速缓存、并且没有任何机制可用于在所有内核之间对其进行分区、应该可以禁用 L2 高速缓存。我将分配给另一位专家、他可以从 Linux 端就此提供更多背景信息、请等待他们的响应。

    此致、

    会面。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Zhang、

    如何使用内核对操作系统进行分区？ 例如、您是否使用特定的超级管理程序？

    请注意、我们只能在这些论坛上支持有关 TI 硬件或 TI 软件的问题。 我们将无法专门回答有关 seL4 的问题。

    此致、

    Nick

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nick、

    感谢您的及时回复！ 我们正在利用非对称多处理 (AMP) 在独立的内核上独立运行不同的操作系统、而无需管理程序的参与。

    我们选择的操作系统只是为了更好地支持我们的特定应用场景而引入。 我们现在的主要关注点是如何禁用 L2 缓存、因为此问题应该独立于操作系统。

    再次感谢您的指导！

    此致、
    Zhang

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Zhang、

    我们的 AM62x 软件 SDK 此时不支持 A53 内核上的 AMP。

    您似乎希望可以直接对一些寄存器进行编程来禁用 L2 缓存。 我正在将您的问题发送给我们硬件团队的一位成员、以供进一步讨论。

    此致、

    Nick

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nick、

    希望您做得好。 我写这封信是为了跟进我之前关于禁用 L2 缓存的查询。 感谢您将问题转发给硬件团队。

    您能否告知我、是否有任何更新或进展？ 这将对我们的项目规划非常有帮助。

    感谢您的支持！

    此致、

    Zhang

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、张：

    我已经联系过我们的一位专家。 他最初的答复是、他以前从未听说过这种要求、但他说这可能是一件事。 他需要更多的时间进行挖掘。

    我会让你保持发布。

    谢谢、

    Stan

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Stan：

    由于 FUSA 要求、客户想要禁用 A53 的 L2 缓存、您能帮助优先处理此问题吗？

    BR、

    Biao

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Biao Li：

    我们仍在等待专家的答复。

    我们会在更新后通知您。  

    感谢您的耐心！

    此致、

    Anastas Yordanov

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Biao Li：

    我在这里咨询了设计团队、这似乎更像是一个与 ARM 标准相关的问题。

    当我们在内部与团队进行检查时、请预计响应会有所延迟。

    此致、

    Sreenivasa.

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Yiqiao：

    请尝试以下建议禁用 L2 高速缓存、请注意、禁用 L2 高速缓存肯定会降低性能。 除了它。

    (2) AM6442：关于启用 A53 内核高速缓存。 -处理器论坛 — 处理器- TI E2E 支持论坛

    第二个选项是缓存着色、它保留了学士学位。 这是相当先进的、需要创建仔细的内存映射、以便 MMU 和缓存集关联性工作。 有一个示例、例如如何在 Xen 中完成此操作： https://xenbits.xen.org/docs/4.20-testing/misc/cache-coloring.html 。  使用此工具提升客户需要付出巨大的努力。 客户可以自行尝试、也可以与某些可为其提供支持的 HYP 供应商合作。

    所有这些解决方案都与 ARM arch 相关、但没有 TI 特定的解决方案。

    BR、

    Biao