请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TDA4AH-Q1工具/软件：
您好、
我正在制作一个 TDA4AH 定制板、将与另一块板通信。
此 PCIe 链路将位于 Jacinto 的 SerDes1 模块上。 我目前不知道我是否会从另一个板接收 100MHz PCIe 基准时钟、因此我希望我可以将自己的基准 100MHz 时钟输入到串行器/解串器模块、并让另一个板使用自己的基准时钟。
我相信如果时钟精度 在几百 ppm 以内、PCIe 标准就允许进行该设置。
TRM PCIe 第 12.2.3.1.1 节规定了“具有独立展频的独立参考时钟 (SRIS)“、但我认为我不会有展频时钟。
这里有两个问题：
1. 我想确认 TDA4AH 是否支持具有单独参考时钟（即无共享时钟）的第 3 代 PCIe 链路？
2.如果是,时钟不是扩频是可以的吗?
谢谢
