[参考译文] AM6422：LPDDR4 DQ/DM 至 DQS 偏斜要求

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：AM6422

工具/软件：

根据 AM64x PCB 指南、需要 LP4_DRS5、DQ/DM 到 DQS 的偏斜、最大值为 150psec。

您能澄清一下最大 150psec 意味着 DQ/DM 到 DQS 的偏差是+/–75ps、这意味着数据字节可以比 DQS 短 75ps（约–450mil）或长 75psec（约+50mil）？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

作为其他 SOC 的参考、DDR4 DQ 至 DQS 偏差要求为+/–10ps；只是想知道+/–75ps（最大值为 150ps）是否是我正确理解的内容。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、James：

您在摘录中引用的值来自 AM62A DDR 指南、而不是 AM64x。该规格适用于整个字节通道上的偏斜。因此网类别 (DQx、DM 和 DQS) 中最短和最长网之间的差异不能超过 150ps。

此致、

James

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 JJJD：

感谢您的验证。

您是否知道 AM6442x 在 DQx、DM 到 DQS（例如，+/–10ps）之间的最大偏差要求是什么？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

它显示了更严格的布局要求、仅需 16 位接口（AM62A 具有 32 位接口）即可满足这些要求。可以放宽其中一些限制、但应运行电路板仿真以确保适当的信号完整性。

此致、

James

处理器（参考译文帖）(Read Only)