This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM62A7:这些引脚在上电期间会生成一个步进图形。

Guru**** 2581065 points
Other Parts Discussed in Thread: AM62A7

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1559214/am62a7-the-pins-generate-a-step-pattern-during-power-on

器件型号:AM62A7


工具/软件:

在测试 AM62A7 的引脚时、我们发现、在 AB20 上电(在 3V3 域中用作 GPIO)时、VCC3V3_SYS 将有大约 0.6V 的阶跃。 波形如下图。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    感谢您的查询。

    您能否确认该引脚是有上拉电阻器还是下拉电阻器?

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、我已在该引脚上将 10k 电阻器下拉至接地。 步骤仍然存在。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    谢谢你。
    您能帮我确认是否在此特定 IO 上看到问题吗?

    您是否能够在其他几个 IO 上执行类似的检查?

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    我看到您单击了“已解决“按钮。

    请您总结一下决议。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Kallikuppa Sreenivasa.

    我已将此引脚的外部下拉电阻减少至 1k。 上电时、此引脚的阶跃将降至 0.2V、这非常好。但是、当我将此引脚设置为高电压电平时、该引脚上的电压只能上升到 0.7V、而不能上拉至 3.3V 电压范围。 应如何解决此问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    您能否分享原理图。 您能否请断开与其他器件的 IO 连接、添加 10K 上拉电阻并检查波形

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    您是否取得了进展?

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sreenivasa

    根据前面的答复、为该 IO 提供一个 1K Ω 的外部下拉电阻。 阶跃电压可降至 0.2V。 同时、在 AM62A 上电后、将该 IO 配置为上拉电阻器。 由于下拉电阻器的分压效应、最大上拉电平只能达到 2.9V。 然而、这已经满足后续级输入最低电平的要求。 这个问题是可以解决的。

    此外、我咨询了我们的软件同事、发现此 IO 无法配置为推挽输出。 您能帮我检查一下它是否可以配置为推挽式吗? 如果是、则不会下拉此 IO 的高电平。

    补充说明:此步骤确实是由 AM62A 引起的。 我已断开此 IO 连接的下游负载。

    下图显示了此 IO 上电时的波形。

    谢谢

    Xiwen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    谢谢你。

    IO 可配置为 PushPull。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    您可以分享原理图。 您能否断开连接其他器件的 IO 连接、添加 10K 上拉电阻并检查波形

    正在查看。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sreenivasa

    下图是我们的原理图。 U700 是 AM62A7、另一端是 PHY。

    我移除了两个芯片之间的 0r 串联电阻、并将一个 10K 上拉电阻连接到 AB20 引脚、该引脚连接到 SoC 的电源 VCC3V3_SYS。 以下是引脚 AB20 的测试波形。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    谢谢你。

    AB20。 是 ETH_PHY_RESET

    您似乎已将 100pF 电容器直接连接到悬空的 IO。  还有一个 10K 上拉电阻器。  存在下拉配置。

    建议配置上拉或下拉电阻、以便在电源斜升期间使 EPHY 复位输入在复位状态下空洞。

    如果需要、Yu 可以使用 22 pF 作为干扰滤波器以确保 EMC 稳健性。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sreenivasa

    我想知道 当 AB20 IO 未连接到任何外设器件时如何产生该阶跃电压? 是由 SOC 内部的上拉电阻器引起还是由漏电流引起?

    谢谢、

    Xiwen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    谢谢你。  

    您是否拆下电容器并进行检查?

    Rehards、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    [报价 userid=“626453" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1559214/am62a7-the-pins-generate-a-step-pattern-during-power-on/6049055 ]我想知道 在 AB20 IO 未连接到任何外设器件时如何生成该阶跃电压? 是由 SOC 内部的上拉电阻器引起还是由漏电流引起?

    IO 的最大漏电流为 10uA。 复位期间 SOC 上拉电阻器关闭。

    在 IO 未端接的情况下、您可能会看到一些电压。

    如果需要下拉 PHY 以保持复位状态、请不要安装接地电容器 (DNI)、并添加上拉电阻器、然后进行快速检查。 您可能看不到该步骤。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sreenivasa

    电路上没有电容器。 原理图上的“Np"表示“表示未连接电容器。 之前测试的所有波形均处于未连接电容器的状态。

    谢谢、

    Xiwen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    在上面显示的原理图中、C1827 似乎已填充。

    具有上拉 R1806。 请为 DNI 电容器、上拉并填充下拉电阻并执行测量  

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sreenivasa

    [引述 userid=“626453" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1559214/am62a7-the-pins-generate-a-step-pattern-during-power-on

    在测试 AM62A7 的引脚时、我们发现、在 AB20 上电(在 3V3 域中用作 GPIO)时、VCC3V3_SYS 将有大约 0.6V 的阶跃。 波形如下图。

    [/报价]

    抱歉、我之前的解释不正确。我衡量的是在 AM62A7 结束时接通电源的步骤。 此时、我断开了 SOC 和 PHY 之间的串联电阻 R1816。 电容器放置在串联电阻之后并靠近 PHY 端 因此、测量线上没有电容器。

    谢谢、

    Xiwen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    谢谢你。

    我是否可以假设 SOC 侧未连接上拉或下拉电阻器。

    如果是、由于 IO TX 和 RX 缓冲器关闭、观察到的电压可能是 IO 泄漏 (+/- 10uA) 导致的电压。

    如果您可以 DNI 进行 CAP、DNI 上拉并添加下拉电阻、则不会观察到与此步骤相关的问题。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sreenivasa

    感谢你的帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liu Xiwen、

    感谢您发送编修。

    此致、

    Sreenivasa.