[参考译文] AUDIO-AM62D-EVM：AM62D-EVM 和 SK-AM62A-LP 之间的 DDR 设置差异

默认 AM62A DDR 频率为 1866MHz、默认 AM62D DDR 频率为 1600MHz。  总线时钟频率在器件树文件中设置（例如，对于 AM62A、它位于 SDK10 中的 u-boot\arch\arm\dts\k3-am62a-ddr-1866MHz-32bit.dtsi 中）

如果您检查这些文件、顶部将有一行类似于：

#define DDRSS_PLL_FREQUENCY_2 933000000

PLL 设置为总线频率的 1/2、因此这表示 1866MHz

如果您在每个 SDK 修订版中检查了相应的文件、我想您会看到其中的差异、但性能会稍慢。

此致、

James

您好、James：

感谢您的答复。

我检查了两个 SDK 的 DDR 设置、
\source\drivers\DDR\v1\DDR\ soc \

“board_ddrReginit.h"中“中的频率相同、但 PLL 设置不同。
这会产生什么影响？ 没有在 TRM 中提到它。

AM62A：
#define DDRSS_PLL_FHS_CNT 5.
#define DDRSS_PLL_FREQUENCY_1 9333333
#define DDRSS_PLL_FREQUENCY_2 9333333

AM62D：
#define DDRSS_PLL_FHS_CNT 3.
#define DDRSS_PLL_FREQUENCY_1 9333333
#define DDRSS_PLL_FREQUENCY_2 9333333

“ddr_soc.h"中“中的频率相同。
#define DDR_MHz (1600U)/* DDR 时钟速度（以 MHz 为单位）*/

此致、
正常

“board_ddrReginit.h"中“中的频率相同、但 PLL 设置不同。

有哪些不同的 PLL 设置？  FHS_CNT 参数只是一个循环计数、与实际频率无关。

如果您具有 JTAG 访问权限、是否可以运行 PLL.PLL_Configuration () GEL 脚本来转储和解析所有 Get_All_设置？

如果没有、您可以尝试读取 0x0068C000-0x0068C060 处的 DDR PLL12 寄存器、以确定 PLL 的倍频器和分频器值

此致、

James

您好、James：

[引述 userid=“11874" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1572958/audio-am62d-evm-differences-in-ddr-settings-between-am62d-evm-and-sk-am62a-lp/6062763

如果您具有 JTAG 访问权限、是否可以运行 PLL.PLL_Configuration () GEL 脚本来转储和解析所有 Get_All_设置？

如果没有、您可以尝试读取 0x0068C000-0x0068C060 处的 DDR PLL12 寄存器、以确定 PLL 的倍频器和分频器值

[/报价]

两个 EVM 都配置为在 500MHz 处运行 C7x、并写入了相同的.out 文件。  ​​在运行“system_init ()“前后比较 PLL 寄存器值。
结果表明、未找到 DDRSS、但 PLL12 没有差异。
- CFG_pll1_HSDIV_CTRL6：在运行“system_init ()“之前和之后发生了变化、但两个 EVM 之间没有差异。
- CFG_pll2/5/7/8/12_CAL_STAT：在运行“system_init ()“之前和之后没有变化、但两个 EVM 之间存在差异。
-在所有其他寄存器中没有差异。

寄存器	位置	AM62D-Q1 bef_init	AM62D_AFT_INIT	AM62A_bef_init	AM62A_AFT_INIT
CFG_pll1_HSDIV_CTRL6	0x0000000000681098	0x00008009.	0x00008013	0x00008009.	0x00008013
CFG_pll2_CAL_STAT	0x0000000000682064	0x80000F02	0x80000F02	0x80000EEA	0x80000EEA
CFG_pll5_CAL_STAT	0x0000000000685064	0x80000F1F	0x80000F1F	0x80000EEB	0x80000EEB
CFG_pll7_CAL_STAT	0x0000000000687064	0x80000087	0x80000087	0x80000F38	0x80000F38
CFG_pll8_CAL_STAT	0x0000000000688064	0x80000F48	0x80000F48	0x80000FC0	0x80000FC0
CFG_pll12_CAL_STAT	0x000000000068C064	0x800000BB	0x800000BB	0x800000AB	0x800000AB

此致、
正常

上面的大多数值仅表示校准状态、这些差异不会影响性能。 如果其他 PLL 寄存器均不不同、则这两种环境之间的总线配置相同。

您如何衡量绩效？  您可以发布日志吗？

此致

James

  

您好、James：

感谢您的答复。

您如何衡量性能？  您能否发布日志？

有关如何测量性能的信息、请参阅以下主题。
(+) AUDIO-AM62D-EVM：AM62D 和 AM62A 之间的执行时钟周期差异、以及 C7x — 处理器论坛-处理器 — TI E2E 支持论坛

我创建了一个单独的线程、因为我想确认从 DDR 的角度来看是否存在任何差异。
根据您的回答、我假设 DDR 很可能没有差异。

此致、
正常

好的、谢谢。  我同意、性能差异似乎与 DDR 无关。   

此致、

James