[参考译文] AM3352：PLL 输出频率在运行期间增加

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：AM3352

工具/软件：

在客户的电路板/系统上、UART 波特率从 115200bps 增加到~150Kbps 的情况很少、CAN、以太网等其他外设仍然工作、但共享同一 48MHz 时钟的 USB 和计时器受到影响。它需要复位 AM335x 才能恢复。

系统使用 25MHz 晶体作为时钟。在问题发生后、输入时钟仍稳定在 25MHz。

客户询问时钟上是否有噪声、或者时钟在运行期间不稳定、是否会导致 PLL 输出时钟频率变化并保持在更改后的频率无法恢复？

PLL 是锁定倍数还是锁定输出频率？

是否有方法可以检测 PLL 输出异常？则软件可能涉及复位器件。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Tony、按照您的描述、外设 PLL 的 CLKOUT 在不同频率输出下似乎损坏。如图所示、USB 是不同的输出。

客户是否可以使用 CLKOUT2 监测此频率？请参阅下面的

如果系统中有噪声、这通常会影响输入系统时钟、从而影响所有 PLL。这个问题似乎是由于一个 PLL 的一个输出造成的

他们能否在发生故障后检查每个 PLL 寄存器、看看工作条件是否有任何变化？它们有点分布在存储器映射中、因此如果它们可以转储 0x44E0_046C-0x44E0_04AC、这将捕获所有这些文件。

此致、

James

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

读取 0x44E0_046C-0x44E0_04AC 区域、并将其与正常状态区域进行比较、没有变化。

2. clkout2 引脚未布线、无法探测。仅 clkout1 被路由出去。

3. 软件是否可以检查 PER_CLKOUT_M2 PLL 锁定丢失状态？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

没有要检查的锁定丢失状态位。

-当频率增加,你能尝试解锁和重新锁定每个 PLL 吗? 频率是否恢复正常？

-当频率增加,是否有任何异常正在系统中执行? 是否会在高活动期间发生、尤其是在 GPMC 或显示屏等并行总线上？

-你有任何大并行总线在板上? 如果是这样,你可能想要运行一个实验,以尽可能快地切换这个总线（例如,在显示屏上,发送全零和所有的重复）。这将增加电路板上的开关噪声。如果您看到故障频率增加、这将提示问题可能与噪声相关。

-确保在 PLL 电源上有适当的去耦。每个 PLL 由 VDDA1P8V_USB0 供电。请参阅数据表中的表 5-14。

此致、

James

处理器（参考译文帖）(Read Only)