[参考译文] AFE7950EVM：AFE7950EVM SPI Xilinx ZCU102 评估板出现问题

Other Parts Discussed in Thread: AFE7950EVM, AFE7950

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1588984/afe7950evm-afe7950evm-spi-bring-up-issue-with-xilinx-zcu102-evaluation-board

器件型号： AFE7950EVM
主题中讨论的其他器件： AFE7950

您好、

我将 AFE7950EVM 与 Xilinx ZCU102 评估板配合使用、并尝试根据用户指南《使用 Xilinx FPGA 启用 AFE79xx SPI 指南》(www.ti.com/.../sbau412a.pdf) 构建代码。 同样、我们也从 AFE795xx Lattice GUI 获取了一个 SPI 日志。
但是、Vitis 应用程序无法正常运行。 该文档中缺少一些实现方案。

您是否有任何相同的参考设计？

此外、请在下面找到提到的一些问题陈述并提供相应的解决方案。

  1]配置 AFe7950 板需要多少个 SPI 端口 (SPI0 和 SPI1)？ 由于在启动指南第 4 页和第 9 页中、Vivado 模块设计不同。  
  2] AXI UART 16550 应使用哪种波特率？ （使用当前设置时，我们不会获得任何打印件）
  3] ZCU102 和 AFE7950 板（例如：RSTZ、JESD_TXRST、JESD_RSTn、RXTDD、TXTDD、 SPI 端口？
  是否需要更改 VADJ 电压电平以连接 AFE7950 和 ZCU102 板？

AFE 所需的配置：  
    -  FPGA 时钟频率: 122.88MHz
    -  参考频率: 491.52MHz
    -  FPGA 时钟  : 122.88MHz
    -  Fadc     ：2457.6MHz（抽取：5）  / 2949.12MHz （抽取：6）
    -  Fdac     : 9830.4MHz (interrolation: 20) / 11796.48MHz (interrolation: 24)
    -  瞬时带宽: 20MHz

  5]现在、我们使用 Latte GUI、我们会遵循复位序列、但当我们使用 microblaze 进行配置时、应该如何处理这些复位？

  6]如何为以下参数实现动态重新配置:-
    -  TX NCO  
    -  RX NCO
    - DSA   
   
  7]因为我们研究的是 L 频带[1GHz 至 2GHz]、  
    -当我们使用 2.9GHz 采样率时,像 1.4GHz t 1.6GHz 的点会受到谐波的影响。
    -当我们使用 2.4GHz 采样率时,像 1.2GHz t 1.4GHz 这样的点会受到谐波的影响。
    -因此需要在这两个采样频率之间切换。 在运行期间是否可以不关闭电路板电源和更改采样频率？
     
     
     
请为上述问题提供解决方案。