[参考译文] TDA4VH-Q1：TDA4VH - C7x — 正常 DMA 通道

尊敬的 Gowtham：

由于美国感恩节假期、预计响应将延迟到下周。

此致

Suman

尊敬的 Gowtham R：

您能否发送用于生成.yaml 文件的.syscfg 文件？

 UDMA_chPair 函数似乎失败。 我假设您从 C7x1 中移除了一个通道以进行补偿。

此外、为什么需要增加块复制通道？

此致、
Jared

它看起来像 Udma_chPair功能出现故障。 我假设您从中删除了一个信道 C7x1 相位滞后。

• 我从中删除了一个通道 A72 并在此处添加了它。

此外、为什么需要增加块复制通道？

• 问题在于我们运行时的问题 模型 亮起 C7x_0 和 C7x_1 ,我认为它使用 DRU 通道 。

我的固件运行在上面 C7x_2 和 C7x_3 、它还将 DRU 通道用于 DMA。

我们已按如下方式配置 DRU 通道：
C7x_0–8、C7x_1–8、C7x_2–6 和 C7x_3–4 。
以下是我们的 DMA DRU 通道配置。 引导模式 CORE_0 和 CORE_1 、我们的 DMA 崩溃 C7x_2 和 C7x_3 。

我的问题是：TIDL 何时运行 C7x_0 和 C7x_1 、它仅使用 16 个 DMA DRU 通道。 这是否会影响分配给的 10 个 DMA DRU 通道 C7x_2 和 C7x_3 ？

尊敬的 Gowtham R：

我指派了 C7x 专家、负责为您提供更好的帮助。

此致、
Jared

您好、

我们已按如下方式配置了 DRU 通道：
C7x_0–8、C7x_1–8、C7x_2–6 和 C7x_3–4 。
以下是我们的 DMA DRU 通道配置。 引导模式 CORE_0 和 CORE_1 、我们的 DMA 崩溃 C7x_2 和 C7x_3 .

您是否 也对环形加速器计数进行了修改？

我的问题是：TIDL 在上运行时 C7x_0 和 C7x_1 、它仅使用 16 个 DMA DRU 通道。 这是否会影响分配给的 10 个 DMA DRU 通道 C7x_2 和 C7x_3 ?

因为它们使用不同的通道、所以不

此致、
Sivadeep

您是否 也对环形加速器计数进行了修改？

“不,我不是这个意思。“

DRU 通道和正常 DMA 通道之间有什么区别？

1) 这些 DRU 通道管理由 DMSC 固件完成？ 所有这些内核都有一个通道管理器、这些是通过 MCU1_0 向 DMSC 请求进行通道分配的吗？  

您好、

DRU 通道与正常 DMA 通道之间有何区别？

DRU  是 C7x 特定高性能任务（C7x/MMA 深度学习运算）的首选数据动子。

我在内部查看其他问题。  

此致、
Sivadeep

您好、
DRU 通道管理仅由 DMSC 在引导时使用 boardcfg_rm 执行。

此致、

Ben Eapen Thomas

您好、感谢您的答复。

因此、在启动阶段本身将分配通道。 关于我在 C7x_0 和 C7x_1 上运行的 TIDL、以及在 C7x_2 和 C7x_3 上运行 dru DMA 的示例应用。 如果 TIDL 运行会使用最后两个内核中的 DRU 通道来影响我的 DMA、则考虑将数据从 DDR 复制到 L2。  

您好、
我正在内部检查、并会回复您。
此致、
Ben Eapen Thomas