Other Parts Discussed in Thread: AM68
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TDA4VE-Q1
Thread： AM68 中讨论的其他器件
工具/软件：
尊敬的专家：
我们要在 TDA4VE SDK9.2 上启用 spi7 作为从模式、如何获得它？
此致！
Hawayi
Other Parts Discussed in Thread: AM68
器件型号： TDA4VE-Q1
Thread： AM68 中讨论的其他器件
工具/软件：
尊敬的专家：
我们要在 TDA4VE SDK9.2 上启用 spi7 作为从模式、如何获得它？
此致！
Hawayi
这是 SPI7 的引脚配置
尊敬的 Tali、A：
如何验证配置的 DMA 是否正常运行？ 器件节点中会发生哪些变化？ 在未连接外部器件的情况下在 SPI7 从模式下测试 spidev_test 应用程序时、应用程序无法退出并消耗超过 95%的 CPU 使用率。
此致！
Hawayi
嗨、Hawayi、
这是我的理解... 但这对我来说听起来很奇怪、那就是这种情况。 J721E 架构类似于 J721S2/TDA4VE 架构、我可以看到 k3-psil-j721e.c 对 RX 和 TX DMA 的 SPI 使用“Misc"PSIL 线“ 线程。
J721S2 未在 k3-psil-j721s2.c 中为 TX 定义这些 PSIL 线程（尽管定义了 RX PSIL）。
进一步查看我们的 TISCI 文档 (https://software-dl.ti.com/tisci/esd/latest/5_soc_doc/j721s2/psil_cfg.html)、J721S2 器件也应该存在 k3-psil-j721e.c 中的 MISC TX 线程
所以您所做的应该是正确的...
此致、
Takuma
否则、CPU 负载较大可能是由对 SPI_SYNC 的这种阻止调用引起的、并且已经设置了 DMA？
下面是 SPI_SYNC 的说明、描述为“阻塞/同步 SPI 数据传输“
在 spidev.c 中、我看到.write 的文件操作是 spidev_write、然后调用到->spidev_sync_write->spidev_sync->spi_sync。
此致、
Takuma
尊敬的 Takuma：
另一个问题：当 SOC 充当主器件时、每个字节之间大约有 2.3 微秒的间隔、如图所示。 导致此时间间隔的原因是什么？ 如何将其删除？
此致、
Hawayi
它一次传输大约 2K 字节的大型数据块、我认为这是 DMA 通道传输的。
您好、Takuma、
到目前为止、我们发现了几个与 SPI 主模式相关的问题、总结如下：
TDA4VE SPI 问题文档
通信模式：
RH850 和 TDA4 之间的通信配置如下：
通信速度：2Mbps
TDA4 充当主器件、RH850 充当从器件
每 20ms 间隔、两个器件同时发送 2KB 数据（全双工通信）
问题 1：CPU 使用率高
运行 SPI_TEST 软件会使 CPU 利用率很高（达到大约 37.4%）
注意：SPI_TEST 由 spidev_test.c 生成、修改为以 20ms 的间隔传输 2KB 数据
问题 2：低 SPI 效率
使用 8 位传输模式会显示字节之间的 2.1μs 脉冲宽度间隔（16 位设置也会出现同样的问题）
实际测量：2KB 数据传输大约需要 12ms
打印输出结果
逻辑分析仪捕获图
问题 3：初始化期间 SPI 时钟异常
在初始上电 SPI 初始化期间、观察到异常时钟行为
预期：2K 连续时钟周期
实际测量：2K 数据传输内出现不规则间隔（8ms、5ms 等）
此致、
Hawayi
