[参考译文] AM620-Q1：OSPI NAND 闪存选择指南和放大器；复位引脚

尊敬的 Schoengarth：

感谢您的查询。

据我所知、TI 可以 提供关于闪存 OSPI\xSPI\QSPI\SPI   NOR 和 NAND 存储器器件的建议、这些器件已经在 TI 制造的入门套件和 EVM 上进行了测试。

经过测试的 QSPI NAND 闪存的一个示例是 AM62LEVM 评估板、其中使用了 QSPI W25N01JWTBAG。 它有一个复位引脚。  

建议使用带复位引脚的闪存的主要原因不是逻辑-NOR 的类型、但 AM620-Q1 ROM 代码仅在从 OSPI/QSPI/xSPI/SPI 闪存引导时在 3 字节寻址模式下运行的限制、以及在发生软件和热复位时需要闪存存储器从 4 字节（非 ROM 引导阶段）切换回 3 字节寻址模式。

我将在今天晚些时候提供更多信息。

希望这对您有所帮助。

此致、

Anastas Yordanov

您好、Anastas、

谢谢你。 现在您是否对我的其余问题有了更多的了解？

此致、

直到

您推荐哪些 NAND 闪存

在以下 E2E 中、我们提供了一些 NAND 闪存建议： AM62A7-Q1：具有可用驱动器的汽车 NAND 闪存选择 — 处理器论坛-处理器 — TI E2E 支持论坛 

推荐的 NAND 闪存没有复位引脚、因此我想知道如何使用这些 NAND 闪存满足 TRM 要求。

此外：  

如果我正确理解了技术参考手册、则只需要 RESET 引脚 OSPI\xSPI\QSPI\SPI 引导 选项。 所述的 8Gbit NAND MT29F8G08ADAFAH4 是 GPMC NAND 引导选项 、其中不需要复位引脚。

我对 OSPI\xSPI\QSPI\SPI 引导选项有疑问：

• 您能否说明一下、如果 NAND 闪存上没有 RESET 引脚、是否有解决方法？ 例如、通过切换 VCC 复位 NAND？

我对 GPMC NAND 引导有两个问题：

• GPMC NAND 选项不需要复位引脚？
• 上文提到的数据表中、GPMC 仅支持高达 128MB 的 ECC。 这是否意味着 MT29F8G08ADAFAH4 ECC 不可用？

您好、

有关 OSPI 器件型号选择指南、请参阅以下 E2E 主题以及您可以在 E2E 上找到的任何其他主题。 TI 并不会维护受支持或已测试存储器的列表。

 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1524081/am62l-customer-am62l-board-how-to-choice-qspi-nand-flash/5868399

 【常见问题解答】TDA4VM：是否有选择 Jacinto 7 支持的合适 OSPI 闪存器件的指南？ 

如果 NAND 闪存上没有复位引脚、是否有解决方法？ 例如、通过切换 VCC 来复位 NAND？

看起来 TRM 最近更新了（仅限 NOR 存储器）、ROM 没有严格要求、但我认为仍然建议使用复位引脚、如 Anastas 的屏幕截图所示。 是的、电源循环也是一个选项。

GPMC NAND 选项不需要复位引脚？

我认为并行存储器通常不带有复位引脚、因为其内部逻辑要简单得多。 大多数逻辑位于 SoC 内的 GPMC 控制器中。

在数据表中提到、GPMC 仅支持高达 128MB 的 ECC。 这是否意味着 MT29F8G08ADAFAH4 ECC 不可用？

数据表提到了受此器件上引脚输出的地址引脚限制的总存储器大小限制、而不是对 ECC 的限制。 但是、这应该与 GPMC NOR 相关、而不是 GPMC NAND、因为 NAND 协议不同、并且 NAND 所需的所有引脚都具有引脚输出。

在以下情况下、ROM 代码支持并行 NAND：

此致、

Stan

您好、Stan、

谢谢！

根据您的回答、我有一些后续问题：

1.能否确认对于 NAND 闪存 2GB 是支持的最大大小；对于 NOR 闪存、128MB 是使用 GPMC 支持的最大大小？

2. 我们是否有经验/您看到其他客户并行使用 NAND 闪存和 NOR 闪存? ROM 或非门和应用的非门

2A 如果是、我们是否有一些概念验证、或许还有一些这样做的 EVM？

3.对于 ROM 和应用程序只具有 GPMC 上的 NAND 是否有意义？

4、如果只使用 NAND 闪存,您如何看待安全/安保方面的问题? 因为 NAND 闪存比 NOR 更容易被泄露。

5.在 TRM 中指定 GPMC 设置为符合 NAND 闪存的模式 0 时序。 这是否意味着工作频率存在某种限制、或者是否始终可以使用 GPMC 来实现 133MHz？

其他一些详细信息：

1.  能否确认对于 NAND 闪存 2GB 是支持的最大大小；对于 NOR 闪存、128MB 是使用 GPMC 支持的最大大小？

1A 如果支持 2Gybte NAND 闪存、您能否确认 整个 2GB 字节上是否支持硬件 ECC

2. 我们是否有经验/您看到其他客户并行使用 NAND 闪存和 NOR 闪存? ROM 或非门和应用的非门

2A 如果是、我们是否有一些概念验证、或许还有一些这样做的 EVM？

2B) SoC 的引导 ROM 是否支持可配置为优先考虑特定片选线路（例如 CS0） 的引导序列、从而使我们能够从 NOR 闪存可靠地启动引导过程？

2C) 是否可以将 GPMC 配置为在单独的片选区域同时管理两个不同的器件配置文件？ 例如、 CS0 上的异步 16 位或非门 和 CS1 上具有有效 ECC 的同步 8 位与非门。

3.对于 ROM 和应用程序只具有 GPMC 上的 NAND 是否有意义？

4、如果只使用 NAND 闪存,您如何看待安全/安保方面的问题? 因为 NAND 闪存比 NOR 更容易被泄露。

5.在 TRM 中指定 GPMC 设置为符合 NAND 闪存的模式 0 时序。 这是否意味着工作频率存在某种限制、或者是否始终可以使用 GPMC 来实现 133MHz？

时序模式 0 意味着最大传输速率为 10MT/s

• 5A) 您能否确认由 SoC 的内部引导 ROM 管理的初始启动过程限制为异步 ONFI 时序模式 0？
• 5b) 加载初始引导加载程序后、是否可以在运行时重新配置 GPMC 以使用更高性能的时序模式来寻址 NAND 闪存？
• 5C) 最大支持模式： 对于应用级操作、支持的 ONFI 模式最大值是多少？

尊敬的 TIL：

对不起,我将无法回答所有的问题今天 EOB。 我将在下周初回来给您。

此致、

Stan

您好、Stan、

谢谢、没问题。

今天的答案（至少是部分答案）将非常感谢、因为这是客户的一个紧急主题。

此致、

直到

您好、Anastas、

感谢很多详细的回答。 我认为、OSPI for boot 和 NAND over GPMC 可能是最有意义的。

当我收到客户的进一步反馈时、我会跟进。

关于 4)：  

您好、TIL：

感谢您的备注、期待您的意见。

此致、

Sreenivasa.

Kallikuppa,

您能否回答 4)

即使用 GPMC 上的 NAND 只能实现模式 0 时序、还是可以更改该时序？

尊敬的 TIL：

ROM 代码使用多个 RAM 位置来存储每个引导模式的参数、用户可以更改这些参数并在后续热启动后将其考虑在内。  遗憾的是 、无法在 GPMC NAND 引导参数表中找到有关时序的任何信息：

此致、

Stan

您好、Stan、

使用模式 0 时序时、频率将限制为 10MHz — 但可以使用 GPMC 的完整 133MHz 是正确的吗？

尊敬的 TIL：

我仍然不确定 GPMC 的模式 0 是什么。 我需要内部检查。 我记得之前在 66MHz 处引导的 Sitaras、这个可以在 SW/SBL 中稍后进行调整。

正在将其脱机。

BR、

直到