[参考译文] TDA4VEN-Q1：系统启动期间 GPIO 的状态

尊敬的 Furuna：

感谢您的查询。 数据表中的表 5.1 显示了复位期间和复位置为无效后的默认引脚行为。 对于 A26、该引脚应悬空。 请参阅下表。

此致、

英里

您好：Miles、

感谢您的答复。

关于 A26、您提到“引脚 应为 悬空“、但我知道表 5-1 说明了复位期间和复位后 IO 的状态；这是否不正确？

如果外部电路中连接了负载、那么即使在复位期间、A26 引脚也将用作 H 输出是否正确？

在我们进行的操作检查中、A26 引脚表现出好像 P-MOS 晶体管导通一样的行为。

此致、

Furuna,

对于引脚 A26、在复位期间禁用 TX 缓冲器、这意味着 P-MOS 晶体管应该关闭。 随着电源斜升、这会导致总线被连接到 VSYS_3V3 电源的电阻器拉至高电平。  

您是否还能够在捕获中提供 MCU_PORz 信号？

此致、

英里

你（们）好 英里、

在复位期间、了解 A26 引脚处于高阻抗状态是否正确、

VDDSHV0 电源和总线（上拉至 VSYS_3V3）使用高直流电阻连接？

我添加了 MCU_PORz 信号。

但是、由于 MCU_PORz 是将 PMIC RSTOUT 输出输入到 SoC 的信号、因此我们 认为它不适合

监控 SoC 侧 IO 状态的目的。

尊敬的 Furuna：

感谢您提供 MCU_PORz 信号。 它有助于在问题发生时阐明 IO 的复位状态。  

是的、A26 在复位期间处于高阻抗状态、在发生问题时、我确实觉得 VDDSHV0 电源导轨由带有高直流电阻的 VSYS_3V3 电源上拉。 但是、我不确定这是如何发生的。  

在我详细探究这些内容的同时、您能回答这个测量是在仿真还是在物理板上进行？

此致、

英里

您好：Miles、  

物理板上进行测量的。

请告诉我处于高阻抗状态的上拉侧的阻抗。

此致、