[参考译文] AM6442：DP83869HM 中 BMCR 寄存器的位 11 不会变为‘1'“。

尊敬的 Ito-San：

通过 BMCR[11]进入/退出 PWDN 的 SMI 事务之间的延迟是多少？ 如果这些是连续事务、您能否在每次写入之间使用额外的 1-2 个时钟周期进行测试？

谢谢您、
Evan  

尊敬的 Evan：

感谢您的答复。

尊敬的 Ito-San：

这种行为应该是可以接受的、但请共享通过 BMCR 寄存器进入/退出 PWDN 的事务的 MDC/MDIO 捕获。 我们将审查并确认任何问题。

谢谢您、
Evan

尊敬的 Evan：

很抱歉突然发生更改、但我将接任此查询的联系人。

下面可找到捕获结果：※请注意、PHY 地址为 0x0000。  

捕捉 1：将 0x1940 写入 BMCR 寄存器、正常操作、看到一次写入

捕捉 2：将 0x1940 写入 BMCR 寄存器、无法确认 TA、在几毫秒内重复/异常写入

如果您需要任何其他信息、敬请告知。

此致、  

Michael

您好、Michael：

我假设捕获 1 是在 869 不处于 PWDN 状态时捕获、捕获 2 是在 PWDN 状态时捕获。 这是正确的吗？ 捕获 1 和 2 的事务在和之间是否发生了一定的延迟、当将 BMCR 清零回 0x1140 时、您是否看到任何差异？

谢谢您、
Evan

您好 Evan、

感谢您的答复。

>>我假设捕获 1 在 869 不在 PWDN 中、捕获 2 在 PWDN 中。 这是正确的吗？  

捕获 2 发生在捕获 1 之后、因此如果我们假设 869 通过捕获 1 中所示的捕获正确地进入 PWDN、那么我相信您的假设是正确的。

但是、我不知道有什么方法可以检查 869 是否真正采用 PWDN、因此我无法确定。

>>用于捕获 1 和 2 的事务在之间是否发生了一些延迟？

事务之间的延迟约为 40us。 请参阅以下捕获：

>>在将 BMCR 清除回 0x1140 时、您看到有什么不同吗？

 发生异常操作时、处理不会 达到 BMCR 清零至 0x1140 的程度。

因此、在当前状态下将 BMCR 清除回 0x1140 时、似乎无法检查差异。

为了进一步阐述我上述响应的原因、“CUST_PHY_DP83869_setPowerMode"函“函数执行了对 BMCR 寄存器位 11 进行写回的过程。

当正常运行时、似乎每个 PHY 执行两次、

第一次执行时写入“1"，“，从、从位 11 读回该值、第二次执行时写入“0"，“，从、从位 11 读回该值。

对于第一次执行、当未正确读取“1"时“时、它会进入重复读取的无限循环。 在这种情况下、似乎永远不会从 “CUST_PHY_DP83869_setPowerMode"返回“返回操作。  

如果您需要任何其他信息、敬请告知。 谢谢你。

此致、  

Michael

您好、Michael：

对于第一次执行、当“1"未“未正确读取时、它会继续进入重复读取的无限循环。 在这种情况下、似乎永远不会从 “CUST_PHY_DP83869_setPowerMode"返回“返回操作。  [/报价]

在这种情况下、寄存器读回是什么？ 只是第 11 位读数不正确、还是完整读数无效？

在权变措施方面、我有两个建议：

• 将事务之间的延迟增加至~1ms、以隔离问题是否由内部时钟锁存引起
• 假设时序是根本原因、我们可以增加延迟、也可以调整  CUST_PHY_DP83869_setPowerMode、使其不依赖于 BMCR 的返回值。

谢谢您、
Evan

您好 Evan、

感谢您的持续支持。

在这种情况下、寄存器读回是什么？ 只是第 11 位读数不正确、还是完整读数无效？

我唯一可以肯定的是、当操作异常时、尽管尝试向位 11 写入“1"，“，但、但寄存器读回为“0"（“(BMCR 0x1140)。

但与此同时、其他应该具有不同值的寄存器也被回读为 0x1140、因此我认为大多数其他寄存器也可能无效。

-

将事务之间的延迟增加至~1ms、以隔离问题是否由内部时钟锁存引起。

可以 在 CUST_PHY_DP83869_setPowerMode 函数内的 CUST_PHY_writeReg () 和 CUST_PHY_readReg () 函数调用之间添加~1ms 的延迟。

不过、我认为其他情况下的 MDIO 访问也由 TI 提供的 PRU FW 执行。

二进制文件包含在“ind_comms_sdk_am64x_09_02_00_08"的“的示例程序“ethercat_slave_simple_demo_am64x-evm_r5fss0-0_freertos_ti-arm-clang"中“中。 程序中有一个将其加载到 PRU 中的过程。

假设它是这样运行的；我无法控制 PRU FW 执行的任何访问的时序。 因此、为了将所有 MDIO 访问的间隔增加到 1ms 以上、我需要 TI 提供新的 PRU FW。

-

假设时序是根本原因、我们可以增加延迟或调整 CUST_PHY_DP83869_setPowerMode、使其不依赖于 BMCR 的返回值。

我曾尝试过此操作、并阻止软件进入无限循环、但我无法实现以太网 (EtherCAT) 通信。

因此、按照目前的情况、我认为这种变通办法是不可能的。

-

如果您需要任何其他信息、敬请告知。 谢谢你。

此致、  

Michael

您好、Michael：

但是、在同一时间、其他应该具有不同值的寄存器也将回读为 0x1140、因此我认为大多数其他寄存器也可能无效。

这表明 PHY 存在硬件级问题。 您能否帮助验证此处概述的 PIN 运行状况检查：

https://www.ti.com/lit/an/snla443a/snla443a.pdf

2.2.1 电压检查
2.2.2 探测 RESET_N 信号
2.2.3 探头 RBIAS
2.2.4 探测 XI 时钟

 XI 时钟和 RESET_N 是我的主要问题、因为这些可以由主机软件控制、具体取决于复位/PWDN 逻辑。

谢谢您、
Evan

您好 Evan、

感谢您的持续支持。

此时、我被要求与您确认有关您过去在这些持续故障排除主题中的回答的一些详细信息。

在 Ito AM6442 发布的前一个线程中：DP83869HM 中 BMCR 寄存器的第 11 位不会变为‘1'“。 -处理器论坛 — 处理器- TI E2E 支持论坛、您声明了以下内容：

我们复制了这个问题、看到了相同的行为。 我正在与设计部门商量使用 BMCR[11]进入/退出断电模式的可能权变措施。

您的答复是 3 个月前的、因此可能很难回顾任何详细信息、但您能否向我提供有关您在以下方面复制问题的任何信息/详细信息：

1. 您最终复制了什么内容？
2. 复制问题时、您使用了哪些板/套件？
3. 您遵循了哪些步骤来重现此问题？
4. 您是否有关于寄存器值/读取值的任何信息？

-

关于 PIN 健康检查、我将  在今天稍后的下一个答复中提供结果。

我很抱歉给您带来任何不便、但我非常感谢您的持续支持。

谢谢您、

Michael

您好 Evan、

引脚检查的结果如下：

2.2.1 电压检查

2.2.2 探测 RESET_N 信号

• 电阻：10.96kΩ
• 电压：+0.982 V

2.2.4 探测 XI 时钟

由频率容差为±50ppm 的+1.8V 晶体振荡器供电。

由于 XI VIH 要求是+1.2V 至 VDDIO、因此+1.8V 晶体振荡器满足 VIH 要求、因此它被判定为可接受。

• 周期：40.003ns→频率：24.998MHz
• 上升时间：1.132ns
• 下降时间：1.080ns
• 占空比：50.722%
• 抖动：由于缺少测量设备而未测量

谢谢您、

Michael

您好、Michael：

您最终复制了什么内容？

我们复制了 相同的 测试用例、其中 869 进入 PWDN、并且无法使用 BMCR 寄存器写入退出。 但是、使用下面列出的相同 EVM 和程序再次进行测试时、此故障不可重现。 原始故障可能是由单独的设置问题引起的误报。

复制问题时、您使用了哪些板/套件？

DP83869EVM

您遵循了哪些步骤来重现此问题？

-通过 micro-USB 为 869EVM 供电,连接到链路伙伴并验证 链路状态是否为高电平
-将 BMCR[11]设置为高电平以进入 PWDN  
-观察到链路中断
-将 BMCR[11]写入低电平以退出 PWDN
-重新连接电缆,观察到链路断开（ PWDN 仍处于活动状态）

您是否有关于寄存器值/读取值的任何信息？

抱歉、我们没有在此记录准确的值。 从存储器中、尝试退出 PWDN 后、BMCR 继续返回与 PWDN (0x1940) 对应的值

感谢您分享详细的外设检查。 我担心 XI 电压电平 — 这不符合 VDDIO=3.3V 的>2V VIH 数据表规格

由于 XI VIH 要求是对 VDDIO 的+1.2V、因此+1.8V 晶体振荡器满足 VIH 要求[/报价]

我不知道这一要求、您能分享一下参考资料吗？

XI 级别违规的行为是无特征的 — 根据我的经验，这会阻止寄存器访问和上电。 由于您可以正确进入 PWDN、这看起来是一种边沿情况、此时进入 PWDN 会降低 XI VIH/VIL 容差。

是否可以使用符合 3.3VDDIO 规范的 XI 进行测试、或将 VDDIO/MAC/MDIO 信号更改为 1.8V？

谢谢您、
Evan

尊敬的 Evan：  

感谢您的更新。

我不知道这一要求、您能分享一下参考资料吗？

我的理解基于表 6.5 中专用的 XI VIH/XI VIL 规格、其中 XI VIH 定义为 1.2V 最小值（最高 VDDIO）。 根据该表、当前的 1.8V 振荡器满足 XI 电气要求。

为了澄清这一问题、是否存在以下问题：虽然 XI 规范适用于正常运行期间、但从 PWDN 进入/退出可能是一种无特征的边沿情况、在这种情况下需要在 XI 输入上提供额外的裕度？

我可以检查是否可以 在原型板上使用更高的‑Ω 摆幅 XI 时钟（例如 3.3V）执行调试测试。 但是、由于这是一个原型板、我认为将 VDDIO/MAC/MDIO 信号更改为 1.8V 需要重新设计硬件、这预计不可行。

谢谢您、

Michael