[参考译文] AM67：AM67 异步同步时钟

admin

Other Parts Discussed in Thread: AM67

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1625263/am67-am67-asynchronous-synchronous-clocking

器件型号： AM67

大家好、我的团队对将异步和同步时钟用于 SERDES 感兴趣。
TRM 中是如何恰当地定义这一定义的？我假设异步时钟具有利用率
具有独立展频 (SRIS) 和同步的独立基准时钟由通用基准时钟定义？（我假设通用模块已定义/处理此问题？）。
我的假设是正确的、还是 SERDES 没有实际的同步时钟？

4 个月前

0 admin 4 个月前

TI__Guru**** 2847390 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Nicholas

串行器/解串器实例本身作为 PHY 用作实际接口的一部分、并不打算单独使用。我建议浏览 AM67 TRM 中的第 12.2.3.1 节“串行器/解串器概述“、进行一般概述。本节中的图显示了 SERDES0 在 SGMII2 实例和 USB1 实例（对于 USB3.0）之间进行多路复用、而第二个实例 SERDES1 在 PCIe0 和 SGMII1 之间进行多路复用。对于您关于时钟选项的问题、这取决于实际的协议以及控制器是否支持。

以 PCIe0 为例、上一节第 12.2.2 节“外设组件快速互连 (PCIe) 子系统“中讨论了该规格。在功能部分中、您可以看到此 IP 支持独立展频的独立参考时钟 (SRIS)。我不确定您所说的“通用模块“、我假设您是指一些外部时钟发生器？您还可以将电路板上的时钟馈送到 SoC、以及另一端连接的任何器件在它们之间共享公共时钟。具体情况取决于您要使用的协议以及任何电路板设计限制。

您还需要确保您的软件与您的设计选择同步、以了解任何协议驱动程序中预期或支持的时钟选项。如果您有一个您感兴趣的软件库（我相信对于这款设备，我们有 Linux 和 Android SDK）、如果文档没有为您提供答案、我建议您提交一份有针对性的请求单、询问有关驱动程序功能或支持的信息。

此致、

Lucas

0 admin 3 个月前

TI__Guru**** 2847390 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

根据我的理解、AM67 可以同时支持这两者。这意味着 SRIS 是异步时钟、而通用时钟模块是同步时钟。以下是概述中提供的有关通用时钟模块的详细信息...
我没有回应,因为我认为我已经解决了这个问题。

这是我从概览中得到的画面。

0 admin 3 个月前

TI__Guru**** 2847390 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Nicolas、

以 PCIe 为例、可能更容易理解如下所示。这些是您的时钟选项：

SoC 和端点器件在单独的参考时钟上运行（每个仍符合 PCIe 标准的参考时钟，仅由同一源提供）。该时钟可以采用 SSC (SRIS) 或不采用 SSC (SRNS)。
SoC 和端点器件在具有或不具有 SSC 的同一基准时钟上运行。该时钟由板载时钟发生器（需要提供符合 PCIe 标准的时钟）提供、并馈送到这两个器件中。
SoC 和端点器件在具有或不具有 SSC 的同一基准时钟上运行。符合 PCIe 标准的时钟由 SoC SERDES REFCLK 引脚提供、然后将其馈送到端点器件中。

一次只能使用其中一个选项、因为每个选项都涉及电路板设计问题（是否对时钟发生器进行路由，将连接从 SoC 直接路由到端点等）。选项 1 是异步的、而选项 2 和 3 是同步的。您最终做出的选择可能取决于您要使用的任何协议以及任何电路板设计限制。

此致、

Lucas

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM67：AM67 异步同步时钟