[参考译文] AM2754-Q1：FSS0 (OSPI0) 和 FSS1 (OSPI1) 上的 NOR/NAND 闪存支持的 CS 限制

嗨、Anastas、

可能是硬件问题。 您是否能了解其原理图的外观？  

对于 2 号、我认为这只有在闪存与我们板上的 Hyperram 兼容且所有信号都发送到他们应该去的电极块时才起作用。 这些实验是在 EVM 还是定制电路板上进行的？

此致、

Daniel

尊敬的 Daniel：

据我所知、客户到目前为止还没有开发原理图。 他们仅尝试使用 SysConfig 闪存工具进行配置、但两种配置失败。

对于第 2 个问题、我认为这只有在闪存与我们板上的 Hyperram 兼容并且所有信号都发送到它们应该发送到的焊盘时才有效。

感谢您的提示。 它们实际上在 OSPI1 上使用相同的 NOR 闪存 S28HS512T、这可能与 AM275x EVM 上的 Hyper-ram 不兼容。 因此、这可能会导致 SysConfig 错误： “无法选择 sameFlash 拓扑“。 ？

是否可以分别在 FSS0（OSPI0 端口）和 FSS1（OSPI1 端口）的不同芯片选择上操作 4 个 NOR/NAND 闪存和 2 个 NOR/NAND 闪存（兼容 Hyper-ram）？  TI 之前是否 使用 AM275x 测试了此类配置？  

它们实际上需要将 一个 QSPI 闪存连接到 FSS0、将一个 QSPI 闪存连接到 FSS1。

根据您的回答，我有一个问题 — 可能是连接到 FSS0 (OSPI0) 的与 Hyper-RAM 兼容的 NOR/NAND QSPI 闪存？

我忘记提到、从 AM275x TRM 中、他们不了解：

如何在 DAC 或 INDAC 模式下访问每个闪存?

如何访问连接到同一 FSS (OSPI) 实例的单个闪存？

提前感谢您的澄清！

此致

Anastas Yordanov

尊敬的 Daniel：

请告诉我、如果我还需要 就以下任何问题联系 AM275x OSPI 软件专家：

[引用 userid=“661483" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1631630/am2754-q1-limitation-of-supported-cs-for-nor-nand-flash-memories-on-fss0-ospi0-and-fss1-ospi1/6291358

如何在 DAC 或 INDAC 模式下访问每个闪存?

如何访问连接到同一 FSS (OSPI) 实例的单个闪存？

[/报价]

谢谢

此致

Anastas Yordanov

尊敬的 Anastas：

[引用 userid=“661483" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1631630/am2754-q1-limitation-of-supported-cs-for-nor-nand-flash-memories-on-fss0-ospi0-and-fss1-ospi1/6291358

是否可以分别在 FSS0（OSPI0 端口）和 FSS1（OSPI1 端口）的不同芯片选择上操作 4 个 NOR/NAND 闪存和 2 个 NOR/NAND 闪存（兼容 Hyper-ram）？  TI 之前是否 使用 AM275x 测试了此类配置？  

它们实际上需要将 一个 QSPI 闪存连接到 FSS0、将一个 QSPI 闪存连接到 FSS1。

[/报价]

我们尚未在总线上测试此配置或 QSPI 闪存运行。 QSPI 只是 OSPI 的一个子集、因此、只要封装兼容并且所有信号都将到达它们要达到的位置、我没有理由怀疑它可以正常工作。  

根据您的回答，我有一个问题 — 可能是连接到 FSS0 (OSPI0) 的与 Hyper-RAM 兼容的 NOR/NAND QSPI 闪存

这在我们的 EVM 上是无法实现的。 HyperRAM 仅可与 FSS1 一起使用

如何在 DAC 或 INDAC 模式下访问每个闪存？

我将指派 OSPI 专家对此进行评论。 但首先、DAC 是我们示例中使用的内容、以及在 SDK 开箱即用中配置的内容。 这是一种非常适合用户界面的存储器映射模式、因为您可以直接以偏移量对闪存空间进行寻址。 请记住、这是唯一支持 XIP 并从外部闪存引导的模式、因此请考虑客户是否首先可以选择 INDAC

对于 INDAC 模式、CPU 配置 MMR 和缓冲器以连接器件。 这是一种与闪存交互的更低级的方法、因为用户可以通过寄存器大量控制传输设置、但通常会增加软件开销。

如何访问连接到同一 FSS (OSPI) 实例的单个闪存

这是什么意思？ 芯片选择控制一次与哪个闪存进行通信、以防您所指的闪存

此致、

Daniel

尊敬的 Daniel：

您在评论中提供的信息是正确的。 此外、我还发布了一个回复、其中包含有关 DAC 与 INDAC 配置的详细信息：

 关于：AM2434：有关 OSPI 直接模式/间接模式的问题 

对于 S28HS512T、MCU+ SDK 11.02 当前支持 INDAC 写入和 DAC 读取。

此致、

Aryamaan Chaurasia

尊敬的 Daniel、Aryamaan：

非常感谢您的反馈和有用的信息。

Daniel、

我有一个怀疑基于一个可能的误解 myside 似乎来自  “怎么了?“ 在您的以下陈述中：

对于第 2 个问题、我认为只有在闪存与我们板上的 Hyperram 占用空间兼容并且所有信号都转到它们应该转到的焊盘时、这才有效。 这些实验是在 EVM 还是定制电路板上进行的？

因此、我知道、如果闪存要连接到 FSS1 端口、它只能是 HyperFlash 存储器（或支持 HyperBUS 的闪存）。 但这是正确的吗? 再次查看 AM275x 数据表和 TRM 闪存子系统外设、模块集成和功能说明部分、我知道 FSS1 同时支持八通道闪存 SPI 和 HyperBUS 接口。 它们似乎通过 HB/OSPI 选择位互斥：

FSS_GENREGS_SysConfig[1]HB_OSPI -哪个默认值 (0b0) 选择 FSS1 的 OSPI 接口路径。  

我们尚未在总线上测试此配置或 QSPI 闪存操作。 QSPI 只是 OSPI 的子集、因此、只要封装兼容并且所有信号都将到达它们要达到的位置、我认为没有理由怀疑它可以正常工作。

从该响应中、我了解应该支持 FSS0 上的一个 QSPI（一个芯片选择）和 FSS1 上的一个 QSPI（一个芯片选择）。  

这就是客户要求我确认的内容、因为他们正在最终完成其原理图设计。

再次感谢您的确认！

此致

Anastas Yordanov  

尊敬的 Anastas：

你是对的,如果我的措辞引起混乱,我很抱歉。 FSS1 同时支持 OSPI 和 HyperRAM、但只有 FSS1 支持 Hyperram、而不支持 FSS0。

从该响应中、我了解应该支持 FSS0 上的一个 QSPI（一个芯片选择）和 FSS1 上的一个 QSPI（一个芯片选择）。  [/报价]

是的、这 应该是一个有效的配置、尽管未经测试

此致、

Daniel

尊敬的 Daniel：

非常感谢您确认 AM275x OSPI/QSPI 硬件接口/协议支持 FSS0 和 FSS1 的正确性！

但我想回到我的初始问题、因为客户仍在问：

为什么 SysConfig/闪存配置工具中的配置会失败 ( 错误：“sameFlashtopology cannot be selected“ ) 当它们映射 FSS0 的每个 CS0 一个 S28HS512T 闪存和 FSS1 的每个 CS0 一个 S28HS512T 闪存时？  

请告诉我这是否是一个错误、我 会向 SysConfig/闪存工具团队解决该问题？

提前感谢！

此致

Anastas Yordanov

您好、

这不是工具错误。

这就是它应该是的样子。

当前支持的是 FSS0 + OSPI0 和 FSS1 + Hyperbus。

此致、

Vaibhav

你好、Vaibhav、  

由于客户已经从可用的 AM275x 文档（数据表和 TRM）中了解（我也是如此）、OSPI1 不仅支持 HyperRAM、还支持标准 OSPI 协议/接口、 您能否详细介绍 OSPI1 主机不支持 OSPI 协议的原因。

这与 AM275x 数据表和 TRM 指定为 OSPI1 支持的特性 — SoC OSPI1.OSPI 专用 引脚+互斥（通过 OSPI1 IP 电平多路复用器）HyperBus 和 OSPI 协议相矛盾。

问：您的结论实际上是否基于一些重要的 AM275x MCU+SDK OSPI1 驱动器限制 — 尽管具有硬件功能，但不支持 OSPI 模式？   

提前感谢您帮助我们了解！

此致

Anastas Yordanov

尊敬的 Anastas：

问：您的结论实际上是否基于一些重要的 AM275x MCU+SDK OSPI1 驱动程序限制 — 尽管具有硬件功能，但不支持 OSPI 模式？   [/报价]

您在此处的理解是正确的。 目前不提供软件支持。

谢谢、

Vaibhav